當(dāng)前位置:首頁(yè) > 模擬 > 模擬
[導(dǎo)讀] 引 言 JPEG 2000是為了彌補(bǔ)JPEG的不足而提出的新一代靜止圖像壓縮國(guó)際標(biāo)準(zhǔn)。其目標(biāo)是對(duì)多種類型的靜止圖像實(shí)現(xiàn)高效壓縮,并要求壓縮碼流具有較好的抗誤碼性能,用戶可對(duì)圖像進(jìn)行多種形式的累進(jìn)傳輸,還可以對(duì)壓

 引 言
    JPEG 2000是為了彌補(bǔ)JPEG的不足而提出的新一代靜止圖像壓縮國(guó)際標(biāo)準(zhǔn)。其目標(biāo)是對(duì)多種類型的靜止圖像實(shí)現(xiàn)高效壓縮,并要求壓縮碼流具有較好的抗誤碼性能,用戶可對(duì)圖像進(jìn)行多種形式的累進(jìn)傳輸,還可以對(duì)壓縮碼流進(jìn)行隨機(jī)訪問(wèn)和處理。
    JPEG 2000用基于上下文的自適應(yīng)算術(shù)編碼取代JPEG系統(tǒng)中的赫夫曼編碼,對(duì)量化后小波變換系數(shù)的二進(jìn)制位平面進(jìn)行算術(shù)編碼。算術(shù)編碼對(duì)每一小波子帶分塊獨(dú)立進(jìn)行位平面編碼,并將每個(gè)位平面分在3個(gè)子位平面通道內(nèi)進(jìn)行編碼。雖然現(xiàn)有算術(shù)編碼在算法上做了很多改進(jìn),但算法的復(fù)雜性和大量的編碼數(shù)據(jù)導(dǎo)致MQ編碼器的實(shí)際工作效率仍然很低。為了提高M(jìn)Q編碼器的編碼速度,對(duì)編碼流程進(jìn)行優(yōu)化,提出一種基于三級(jí)流水線的MQ編碼器的VLSI結(jié)構(gòu)。

1 MQ編碼器原理
    JPEG 2000的編碼系統(tǒng)流程如圖1所示。

    在JPEG中,作為無(wú)損壓縮DCT系數(shù)的熵編碼方法,采用了霍夫曼編碼(算術(shù)編碼為選項(xiàng))?;舴蚵幋a因按DCT系數(shù)大小來(lái)分配可變碼長(zhǎng),所以查表處理形成主體,能夠簡(jiǎn)單實(shí)現(xiàn)霍夫曼編碼。但是,由于預(yù)先調(diào)查了解符號(hào)系列的統(tǒng)計(jì)性質(zhì)后制表,所以此后一旦有與其性質(zhì)相違背的符號(hào)輸入進(jìn)來(lái),就難免使壓縮特性惡化,這個(gè)不足限制了其應(yīng)用范圍。
    補(bǔ)救霍夫曼編碼這一缺點(diǎn)的就是JPEG 2000中被采用的自適應(yīng)算術(shù)編碼。算術(shù)編碼的構(gòu)思是作為Elias編碼,依據(jù)為人們所熟悉的劃分遞歸概率區(qū)間的設(shè)想,在Elias編碼中,對(duì)于具有 “0”或“1”值的二進(jìn)制符號(hào)系列,以各自概率值比率將當(dāng)前概率區(qū)間劃分成兩個(gè)子區(qū)間,被分配給實(shí)際產(chǎn)生符號(hào)的概率值區(qū)間下限值構(gòu)成代碼串。即代碼串按二進(jìn)制符號(hào)系列的輸入逐次被遞歸地修正下去。
    JPEG 2000中采用算術(shù)編碼,其基本規(guī)則像Elias編碼那樣,不是以符號(hào)“0”和“1”的實(shí)際值來(lái)區(qū)別,而是分別作為MPS(大概率符號(hào))或LPS(小概率符號(hào))中一個(gè)子區(qū)間來(lái)區(qū)別的。而且,將當(dāng)前概率區(qū)間劃分成兩個(gè)子區(qū)間時(shí)的順序是MPS子區(qū)間可配置到LPS子區(qū)間的上面。因此,若符號(hào)是MPS,就在給代碼串附加LPS子區(qū)間的同時(shí),設(shè)概率區(qū)間寬度為MPS子區(qū)間;若符號(hào)是LPS,就不改變代碼串,設(shè)概率區(qū)間寬度為L(zhǎng)PS子區(qū)間。按判決輸入將此處理遞歸地重復(fù)下去。MQ編碼器的輸入/輸出框圖如圖2所示。其中,D是二進(jìn)制判決;CX是上下文索引;D和CX二者均事先由算術(shù)編碼之前進(jìn)行的系數(shù)位建模確定。 CD是輸出的壓縮數(shù)據(jù)。

    在MQ算術(shù)編碼器中,用寄存器A表示當(dāng)前子區(qū)間的寬度,寄存器C表示子區(qū)間的起始位置。它們均具有16 b有效長(zhǎng)度,在發(fā)生重新歸一化時(shí),為了避免16 b的C寄存器溢出,而采用28 b表示。通過(guò)采用重新歸一化方案,使A的取值范圍保持在[0.75,1.5]。當(dāng)編碼器接收到一個(gè)新的待壓縮碼,編碼器從概率估值表查找相應(yīng)的概率Qe。根據(jù)接受的待壓縮碼類型,寄存器A的值和寄存器C的值被進(jìn)行更新,從而區(qū)間更新可近似為:當(dāng)編碼MPS時(shí),A=A-Qe,C=C+Qe;當(dāng)編碼LPS時(shí), A=Qe,C=C,避免了乘法運(yùn)算。
    同時(shí),由于MQ算法在進(jìn)行區(qū)間計(jì)算時(shí)省略了乘法的近似,使得可能發(fā)生LPS子區(qū)間大于MPS子區(qū)間的情況。為了避免這種情況,采用區(qū)間條件交換,即將 MPS與LPS互換。MQ編碼器通過(guò)重歸一化方法解決計(jì)算的有限精度問(wèn)題:當(dāng)A<O.75時(shí),對(duì)A進(jìn)行左移直至不小于0.75為止,同時(shí)C也左移同樣位數(shù),并按一定間隔將不再變化的高位移入存儲(chǔ)區(qū)。
    MQ編碼器所使用的概率估值表是一個(gè)可以對(duì)原始數(shù)據(jù)快速適應(yīng)的復(fù)雜概率自動(dòng)估計(jì)模型。該模型是一個(gè)具有47個(gè)狀態(tài)的有限狀態(tài)機(jī)。每個(gè)狀態(tài)包含小概率符號(hào) LPS的概率Qe、下一個(gè)狀態(tài)的索引NMPS和NLPS。是否需要交換MPS和LPS所代表符號(hào)的標(biāo)志SWITCH。
    MQ編碼器中設(shè)置了一個(gè)專用計(jì)數(shù)器CT作為已壓縮字節(jié)輸出控制。當(dāng)A左移1位時(shí),CT也同時(shí)減1;當(dāng)CT=0時(shí),輸出1個(gè)字節(jié)。為避免區(qū)間更新過(guò)程中產(chǎn)生的進(jìn)位向前傳播,在MQ編碼器中,采用位填充技術(shù)來(lái)處理進(jìn)位問(wèn)題。根據(jù)字節(jié)緩沖B及C進(jìn)位位的值,編碼器選擇是否進(jìn)行位填充。

2 MQ編碼器的優(yōu)化
    MQ編碼器采用串行執(zhí)行方式,且編碼算法復(fù)雜、耗時(shí),從而導(dǎo)致編碼器執(zhí)行速度慢,效率低下。為了提高M(jìn)Q編碼器的運(yùn)行速度,利用FPGA的大容量和并發(fā)執(zhí)行等特性,對(duì)MQ編碼器進(jìn)行設(shè)計(jì),在不改變?cè)惴ɡ碚摰臈l件下,對(duì)整個(gè)流程進(jìn)行改進(jìn)和優(yōu)化。
    只有當(dāng)前一輸入的結(jié)果被輸出后才能讀人下一輸入的串行執(zhí)行方式,極大地限制了編碼速度的提高。為解決這個(gè)問(wèn)題,將整個(gè)編碼流程分成三個(gè)大的模塊(如圖3所示)串接起來(lái),采用流水線的方式進(jìn)行工作。

    其中,GLGJ模塊為概率估計(jì)模塊,其功能是根據(jù)上下文索引CX選擇,判決D編碼所必需的概率估值和相關(guān)數(shù)值,在各個(gè)上下文自適應(yīng)更新數(shù)值; PJENCODER模塊為判決編碼模塊,其功能主要是進(jìn)行MPS編碼或LPS編碼、重新歸一化等主要數(shù)據(jù)處理進(jìn)程;ENCODER模塊為編碼輸出模塊,主要完成壓縮數(shù)據(jù)的輸出及編碼終結(jié)等功能;由這三個(gè)模塊組成三級(jí)流水線。
2.1 判決編碼的化簡(jiǎn)
    判決編碼中先判斷D的取值是“0”還是“1”,如果D=0,就進(jìn)行0的編碼;如果D=1,那就進(jìn)行1的編碼。在“0”或“1”的編碼中,又要根據(jù)MPS (CX)的取值,判斷是進(jìn)行MPS編碼,還是進(jìn)行LPS編碼;在MPS和LPS編碼中,先更新區(qū)間寬度A的值,即A=A-Qe[I(CX)],再判斷A是大于還是小于Qe[I(CX)],由此與其他的一些條件決定最后的賦值方式。
    上述過(guò)程包括ENCODE,CCOE0/CODE1,CO-DELPS/CODEMPS五個(gè)子流程,6個(gè)條件判斷,多次賦值,降低了編碼速度。對(duì)編碼的判決條件進(jìn)行整理,減少不必要的賦值,其Verilog代碼如下:

  
    由此可有效地減少不必要的寄存器和位數(shù)賦值,加快模塊的工作效率,從而提高整個(gè)系統(tǒng)的工作頻率。
2.2 重新歸一化的加速
    MQ編碼器一方面在編碼MPS時(shí),給代碼C加上Qe值,將概率區(qū)間A減為A-Qe;另一方面,在編碼LPS時(shí),代碼C不變,將概率區(qū)間A置換成Qe。如果將這樣的區(qū)間劃分運(yùn)算進(jìn)行下去,在某一時(shí)間點(diǎn)上,概率區(qū)間A就會(huì)比必要精度范圍(O.75≤A<1.5)小,這時(shí)就要通過(guò)重新歸一化A與C維持精度范圍。
    重新歸一化過(guò)程是根據(jù)條件(A<0.75):當(dāng)條件成立時(shí),將區(qū)間寄存器A和代碼寄存器C再左移1次,使其大小加倍,直到概率區(qū)間A的大小超過(guò)0. 75。由此可見(jiàn),如果A的值很小,則左移操作將會(huì)反復(fù)進(jìn)行,大大降低了編碼速率。同時(shí)因編碼中有MPS編碼和LPS編碼兩種,根據(jù)D的不同以及編碼方式的不同,重新歸一化時(shí)移位的次數(shù)也不同。
    因此為了提高速度,并充分利用硬件的優(yōu)勢(shì),將Qe的移位次數(shù)作為寄存器數(shù),加入到概率估計(jì)表中(表1所示)。無(wú)論輸入數(shù)據(jù)D為何值,編碼的判決都是以 LPS或MPS為標(biāo)準(zhǔn),所以當(dāng)判決為L(zhǎng)PS編碼時(shí),LZE-ROS中的數(shù)據(jù)就決定了左移位的次數(shù);當(dāng)判決為MPS編碼時(shí),MZEROS中的數(shù)據(jù)就決定了左移位的次數(shù)。通過(guò)編程將擴(kuò)展后的概率估計(jì)表,以寄存器的方式固化在芯片內(nèi)部,雖然這樣增加了硬件電路中寄存器的數(shù)量,但可以通過(guò)一次性的直接查表得到判決編碼和重歸一化所需的數(shù)據(jù),提高了查找效率。由于每次編碼都要用到該表,訪問(wèn)效率很高,這樣大大加快了編碼的速率,同時(shí)便于流水線結(jié)構(gòu)的實(shí)現(xiàn)。

2.3 編碼輸出模塊的改進(jìn)
    標(biāo)準(zhǔn)MQ編碼器中當(dāng)輸出計(jì)數(shù)器CT=0時(shí),MQ編碼器輸出1個(gè)字節(jié)。標(biāo)準(zhǔn)中字節(jié)輸出流程是串行執(zhí)行的,造成效率低下。又由于重新歸一化過(guò)程采用了一次性的移位方式,最大的移位次數(shù)可達(dá)15次,且過(guò)程中伴隨著字節(jié)輸出。有三種可能情況:不需要進(jìn)行字節(jié)輸出,需要進(jìn)行1個(gè)字節(jié)或2個(gè)字節(jié)的字節(jié)輸出。因此需要對(duì)字節(jié)輸出機(jī)制作改進(jìn)。這里將減法記數(shù)器CT改為5位的加法記數(shù)器,并使用一個(gè)16位的數(shù)據(jù)緩存器。根據(jù)CT的取值,判別輸出的是0字節(jié)還是1字節(jié)或者2字節(jié),由此達(dá)到加速字節(jié)輸出的目的。

3 實(shí)驗(yàn)結(jié)果及分析
    對(duì)所實(shí)現(xiàn)的MQ編碼模塊用Verilog HDL硬件描述語(yǔ)言進(jìn)行RTL級(jí)描述,在Xilinx ISE 7.1和:Model-sim 6.1平臺(tái)下進(jìn)行功能驗(yàn)證和時(shí)序仿真。按字節(jié)輸入測(cè)試碼流:00 02 00 51 00 00 00 C0 03 52 87 2A AAAA AA AA 82 C0 20 00 FC D7 9E F6 BF 7F ED 90 4F46 A3 BF,得到結(jié)果碼流為:84 C7 3B FC E1 A1 43 0402 20 00 00 41 0D BB 86 F4 31 7F FF 88 FF 37 47 1ADB 6A DF FF AC。得到的結(jié)果與理論結(jié)果一致,仿真波形如圖4所示。

    圖4中D為輸入的測(cè)試碼流,CDH為輸出碼流。該設(shè)計(jì)在Xilinx的XA2C32A-6VP44器件上進(jìn)行驗(yàn)證,結(jié)果表明,最高工作頻率可達(dá)95.47 MHz,較大地提高了編碼速度,能夠滿足JPEG 2000對(duì)高速編碼的要求。

4 結(jié) 語(yǔ)
    綜上所述,為了滿足現(xiàn)在對(duì)JPEG 2000高速編碼的需求。在對(duì)MQ編碼器的流程及相關(guān)算法進(jìn)行分析后,利用現(xiàn)有FPGA的優(yōu)勢(shì),在采用三級(jí)流水線結(jié)構(gòu)的同時(shí),對(duì)編碼進(jìn)行了優(yōu)化;經(jīng) Xilinx的FPGA器件實(shí)現(xiàn),不僅驗(yàn)證了該設(shè)計(jì)在功能上的正確性,同時(shí)表明在編碼速度上得到了很大的提高,且最高工作頻率可達(dá)95.47 MHz。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉