一種基于DDS技術(shù)的信號(hào)發(fā)生器研究與實(shí)現(xiàn)

 研究了一種基于DDS芯片AD9850和單片機(jī)AT89S52的信號(hào)發(fā)生器系統(tǒng)，能夠產(chǎn)生正弦波、三角波和方波三種波形。該系統(tǒng)頻率、幅值均可數(shù)控調(diào)節(jié)，相比傳統(tǒng)信號(hào)發(fā)生器的性能，具有頻帶寬、頻率穩(wěn)、波形良好、接口簡(jiǎn)單、編程方便、成本低、易小型化等優(yōu)點(diǎn)。

1 DDS技術(shù)基本原理
    DDS法實(shí)現(xiàn)正弦信號(hào)發(fā)生器的原理框圖，如圖l所示，主要由相位累加器、相位調(diào)制器、正弦ROM查找表、D／A轉(zhuǎn)換器及低通濾波器構(gòu)成，其中相位累加器是整個(gè)DDS的核心，完成相位累加運(yùn)算。DDS技術(shù)是根據(jù)相位間隔對(duì)正弦信號(hào)進(jìn)行取樣，將所得波形數(shù)據(jù)存儲(chǔ)在定制好的正弦ROM表格中。頻率合成時(shí)，相位累加器在參考時(shí)鐘的作用下對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，同時(shí)將累加器輸出的累加相位與頻率字輸入預(yù)置的相位增量相加，以相加后的結(jié)果形成正弦查詢表的地址；取出表中與該相位對(duì)應(yīng)的單元中的波形數(shù)據(jù)值，由D／A轉(zhuǎn)換器輸出模擬信號(hào)，再經(jīng)低通濾波器使波形平滑，得到符合要求的模擬信號(hào)。

    相位累加器由一個(gè)N位字長的加法器和N位累加寄存器級(jí)聯(lián)而成，加法器可對(duì)頻率字輸入的二進(jìn)制碼進(jìn)行累加運(yùn)算，累加寄存器是典型的反饋電路，產(chǎn)生的累加結(jié)果作為正弦ROM查找表的下一個(gè)取樣地址值，把從波形表中取出的數(shù)據(jù)送到D／A轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換，最后經(jīng)過濾波電路輸出正弦信號(hào)。相位累加器的最大計(jì)數(shù)長度與正弦查詢表中所存儲(chǔ)的相位分隔點(diǎn)數(shù)相同，由于相位累加器的相位增量不同，將導(dǎo)致一周期內(nèi)的取樣點(diǎn)數(shù)不同，這樣輸出信號(hào)的頻率也相應(yīng)變化(實(shí)現(xiàn)變頻)。如果設(shè)定累加器的初始相位，則可以對(duì)輸出信號(hào)進(jìn)行相位控制。由采樣原理可知，如果使用兩個(gè)相同的頻率合成器，并使其參考時(shí)鐘相同，同時(shí)設(shè)定相同的頻率字輸入、不同的初始相位，那么在原理上就具備了實(shí)現(xiàn)輸出兩路具有一定相位差的同頻信號(hào)的可能性，有效地解決了在一般通信信道中存在的相位不同步問題，這也是DDS技術(shù)的顯著優(yōu)點(diǎn)。
    基本DDS常用參量計(jì)算公式，輸出頻率為；頻率分辨率為；頻率字輸入為；相位分辨率，即相位最小步進(jìn)為。其中，B△θ是相位增量(頻率字)；fout是信號(hào)輸出頻率；fclk是時(shí)鐘頻率：D是杏找表的地址寬度。
    只要對(duì)相位的量化值進(jìn)行累加運(yùn)算，就可得到正弦信號(hào)的當(dāng)前相位值；而用于累加的相位增量量化值B△θ決定了信號(hào)的輸出頻率fout，并呈現(xiàn)簡(jiǎn)單的線性關(guān)系。直接數(shù)字頻率合成技術(shù)就是根據(jù)上述原理而設(shè)計(jì)的數(shù)字控制頻率合成器。

2 系統(tǒng)硬件電路設(shè)計(jì)
2．1 AD9850芯片介紹
    AD9850是美國AD公司生產(chǎn)的高集成度DDS芯片，采用CMOS工藝，其功耗在3．3 V供電時(shí)僅為155 mW，擴(kuò)展工業(yè)級(jí)溫度范圍為-40～80℃，采用28引腳的SSOP表面封裝形式。該芯片組成原理，如圖2所示，內(nèi)層虛線內(nèi)是一個(gè)完整的可編程DDS系統(tǒng)，外層虛線內(nèi)包含了AD9850的主要組成部分。AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。

    在125 MHz的系統(tǒng)時(shí)鐘下，AD9850中32位的頻率字輸入可使輸出信號(hào)的頻率分辨率達(dá)到0．029 Hz，并具有5位的相位字輸入，允許相位按增量180°，90°，45°，22．5°，11．25°或這些值的組合進(jìn)行調(diào)整。芯片對(duì)輸入的標(biāo)準(zhǔn)正弦波，進(jìn)行直接數(shù)字合成。輸入信號(hào)頻率最高為fclk=125 MHz，可生成0～fclk／2范圍內(nèi)的任意頻率的正弦波和方波。AD9850在接上時(shí)鐘電路之后，就可以產(chǎn)生一個(gè)頻率和幅值都可編程控制的模擬正弦波輸出，此正弦波可直接用作信號(hào)發(fā)生器，或者經(jīng)過內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。
2．2 硬件電路設(shè)計(jì)
    該信號(hào)發(fā)生系統(tǒng)是以單片機(jī)AT89S52為控制器，以DDS芯片AD9850為核心，通過單片機(jī)控制功能芯片來實(shí)現(xiàn)頻率預(yù)置、控制字設(shè)置等產(chǎn)生相應(yīng)的信號(hào)輸出。AD9850實(shí)現(xiàn)信號(hào)發(fā)生器功能，微處理器控制D／A轉(zhuǎn)換器，實(shí)現(xiàn)各種信號(hào)幅值的可調(diào)性。整個(gè)信號(hào)發(fā)生系統(tǒng)的硬件電路主要由單片機(jī)及外圍控制電路、正弦信號(hào)發(fā)生器功能電路、積分電路、濾波電路和檢測(cè)電路等5部分組成，系統(tǒng)框圖，如圖3所示。其中鍵盤采用4×4矩陣式，主要用以設(shè)置頻率和幅值；波形采用LCDl602液晶顯示；LPF低通濾波和積分電路都采用模擬集成芯片LM324實(shí)現(xiàn)。

3 系統(tǒng)軟件設(shè)計(jì)
    系統(tǒng)軟件設(shè)計(jì)采用匯編語言與C語言相結(jié)合來編寫程序，這樣不但提高程序?qū)﹄娐酚布目煽刂菩?，同時(shí)也增加了程序的可讀和可移植性。軟件模塊包括主程序(AT89S52初始化、AD9850初始化、LCDl602初始化)、顯示子程序、鍵盤輸入子程序、信號(hào)發(fā)生與控制子程序4部分組成。信號(hào)發(fā)生器系統(tǒng)主程序流程，如圖4所示。

4 實(shí)驗(yàn)研究與數(shù)據(jù)分析
    根據(jù)系統(tǒng)設(shè)計(jì)的思想，進(jìn)行硬件電路搭建、硬件調(diào)試、軟件調(diào)試及樣機(jī)聯(lián)調(diào)。使用電子實(shí)驗(yàn)室提供的EEl64lC型函數(shù)信號(hào)發(fā)生器、YB217-3B型雙路數(shù)字毫伏表、EZl DS2250型數(shù)字示波器等設(shè)備對(duì)研制好的信號(hào)發(fā)生器進(jìn)行測(cè)試。正弦波頻率和幅值實(shí)驗(yàn)結(jié)果如表1，表2所示，三角波頻率和幅值實(shí)驗(yàn)結(jié)果，如表3，表4所示，方波頻率和幅值實(shí)驗(yàn)結(jié)果，如表5，表6所示。

    從實(shí)驗(yàn)結(jié)果可以看出，本信號(hào)發(fā)生器系統(tǒng)產(chǎn)生的正弦波、三角波和方波，其頻率的相對(duì)誤差均低于0．5％，其幅值的相對(duì)誤差均低于5％，滿足設(shè)計(jì)要求。

5 結(jié)束語
    DDS技術(shù)的頻率和幅度可控任意波形發(fā)生器系統(tǒng)，結(jié)果顯示該信號(hào)發(fā)生器系統(tǒng)軟硬件電路設(shè)計(jì)的正確性和可靠性，具有調(diào)頻和調(diào)幅功能。關(guān)于信號(hào)發(fā)生器相位的控制，有待進(jìn)一步研究。