一種斬波失調(diào)穩(wěn)定儀表放大器的研究與設(shè)計(jì)

時(shí)間：2010-09-21 07:05:57

關(guān)鍵字：儀表放大器斬波 BSP 失調(diào)電壓

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀] 采用斬波失調(diào)穩(wěn)定技術(shù)設(shè)計(jì)了一種包括輔助運(yùn)放和主放大器的儀表放大器。輔助運(yùn)放采用內(nèi)置解調(diào)器結(jié)構(gòu)，形成低噪聲和低失調(diào)電壓來調(diào)節(jié)主運(yùn)放的噪聲和失調(diào)，使輸出極點(diǎn)成為主極點(diǎn)，無需低通濾波器。儀表放大器的帶寬由主運(yùn)放決定。本電路采用TSMC 0.35 μm 5 V混合信號(hào)工藝設(shè)計(jì)，利用Cadence公司Spectre進(jìn)行仿真。結(jié)果表明，電路開環(huán)增益達(dá)87.3 dB，增益帶寬積12 MHz，共模抑制比可達(dá)117 dB。

儀表放大器是把關(guān)鍵元件集成在放大器內(nèi)部，它源于運(yùn)算放大器，但優(yōu)于運(yùn)算放大器。其低噪聲、低失調(diào)、高共模抑制比、高輸入阻抗等是儀表放大器的重要指標(biāo)。
    目前降低1/f噪聲和失調(diào)的方法有:微調(diào)技術(shù)、自動(dòng)歸零技術(shù)和斬波技術(shù)。微調(diào)技術(shù)無法降低放大器的1/f噪聲和溫度漂移。自動(dòng)歸零技術(shù)是一種采樣技術(shù)，通過對低頻噪聲、失調(diào)進(jìn)行采樣，然后在運(yùn)算放大器的輸入或輸出端，把它們從信號(hào)的瞬時(shí)值中減去，實(shí)現(xiàn)對1/f噪聲和失調(diào)的降低，因?yàn)樵摷夹g(shù)對寬帶白噪聲是一種欠采樣過程，所以會(huì)造成白噪聲的混疊[1]。斬波技術(shù)采用調(diào)制和解調(diào)的方法，把1/f噪聲和失調(diào)調(diào)制到高頻端，再經(jīng)過低通濾波器濾除，而有用信號(hào)經(jīng)過調(diào)制后，又解調(diào)到基帶，這種技術(shù)沒有白噪聲混疊的缺點(diǎn)，但是其斬波頻率限制了其帶寬。
    本文設(shè)計(jì)的儀表放大器，同時(shí)應(yīng)用了斬波穩(wěn)定技術(shù)[2]和自動(dòng)歸零技術(shù)[3]來降低1/f噪聲和失調(diào)電壓的影響，具有高的共模抑制比、低失調(diào)電壓以及能夠動(dòng)態(tài)補(bǔ)償失調(diào)電壓的特點(diǎn)。
1 斬波技術(shù)的基本原理
    斬波原理圖如圖1所示。斬波技術(shù)通過把輸入信號(hào)和方波信號(hào)調(diào)制，再經(jīng)同步解調(diào)和低通濾波后得到所需要的信號(hào)，它實(shí)質(zhì)上并沒有消除失調(diào)，而是把失調(diào)電壓和低頻噪聲調(diào)制到高頻，然后通過低通濾波器把高頻處的失調(diào)電壓和噪聲濾除掉。在理想情況下，斬波運(yùn)放能夠完全消除直流失調(diào)和低頻噪聲(主要是1/f噪聲)。斬波調(diào)制原理如圖1所示，假設(shè)V_in、V_out分別是輸入、輸出信號(hào)電壓，A為放大器的增益，Vch是周期性方波信號(hào)，f_ch

2 斬波失調(diào)穩(wěn)定技術(shù)
斬波過程會(huì)產(chǎn)生很多混頻產(chǎn)物，包括斬波頻率和輸入信號(hào)的和、差項(xiàng)。這些混頻產(chǎn)物會(huì)引起很大的失真，特別是當(dāng)信號(hào)頻率接近斬波頻率時(shí)尤為明顯。而且低通濾波會(huì)減小可用信號(hào)的帶寬。要想在信號(hào)帶寬不減小的情況下抑制噪聲和失調(diào)，最好的解決辦法是使用斬波失調(diào)穩(wěn)定的運(yùn)算放大器。這種電路結(jié)構(gòu)在主通路提供信號(hào)帶寬，而輔助通路減少失調(diào)，其電路結(jié)構(gòu)如圖2所示[4]，其中輔助通路包括斬波穩(wěn)定放大器和積分器，主通路只有1個(gè)放大器。

    假設(shè)主放大器的主、輔輸入端的失調(diào)電壓分別為V_osm(主)、V_osm，1(輔)，主、輔輸入端的增益分別為A_m、Am，1；輔助運(yùn)放的等效失調(diào)電壓為V_osn、增益為An，整個(gè)放大器的整體失調(diào)電壓為V_os，則有：

3 斬波失調(diào)穩(wěn)定放大器的設(shè)計(jì)和仿真
3.1 輔助運(yùn)算放大器
    本文采用的輔助放大器如圖3(a)所示[4]，它是由兩級(jí)運(yùn)放和1個(gè)調(diào)制器、1個(gè)解調(diào)器組成，它有一個(gè)顯著的特征：解調(diào)器放在兩級(jí)運(yùn)放之間，主極點(diǎn)P1在第二級(jí)運(yùn)放上、次極點(diǎn)在第一級(jí)運(yùn)放上。為了滿足放大器的相位裕度，第一級(jí)的截止頻率要比整體的高。由于本方案是在第二級(jí)之前解調(diào)的，所以第二級(jí)運(yùn)放的運(yùn)算放大器的截止頻率fc可以比fch低，從而降低了斬波運(yùn)放的功耗。而傳統(tǒng)的斬波放大器是在輸出端進(jìn)行解調(diào)的，所以各級(jí)放大器的fc要比fch高。另外，相位補(bǔ)償電容可以作為第一級(jí)的窄帶LPF，所以本斬波放大器不需要在后面接LPF。
    當(dāng)輸入1 mV、1 kHz的小信號(hào)及斬波頻率為10 kHz時(shí)，斬波電路的開環(huán)瞬態(tài)仿真結(jié)果如圖3(b)所示。

3.2 主放大器
主放大器采用差分差值放大器DDA(Differential Difference Amplifier)[5]，其采用了兩對差分對結(jié)構(gòu)，相當(dāng)于一個(gè)四輸入、單端輸出的電路組態(tài)，如圖4所示。DDA電路有兩個(gè)跨導(dǎo)放大器和一個(gè)將電流轉(zhuǎn)電壓(I→V)的放大單元。輸入信號(hào)以差分的形式輸入，通過跨導(dǎo)單元轉(zhuǎn)化成差分電流，再將各對應(yīng)支路上的電流進(jìn)行算術(shù)運(yùn)算，最后通過電流轉(zhuǎn)電壓單元放大輸出。

主放大器采用共源共柵結(jié)構(gòu)，如圖5所示[6]，有2個(gè)主輸入端(V+，V-)和2個(gè)輔助輸入端(Va+，Va-)。失調(diào)信號(hào)△V加在輔助輸入端，在輔助放大器尾端產(chǎn)生一個(gè)微擾電流△i，然后通過電流鏡M13~M16在主放大器產(chǎn)生+/-m△i，經(jīng)共源共柵放大后產(chǎn)生失調(diào)校正△V0。M7~M10共源共柵電流鏡作為負(fù)載，可以提高輸出擺幅[7]。

3.3 整體電路的仿真結(jié)果
當(dāng)Vin的瞬態(tài)掃描電壓幅值為5 μV、頻率是1 kHz、AC掃描幅值為1 V、斬波頻率為10 kHz，相位補(bǔ)償電容為0.5 pF時(shí)，可以看出開環(huán)增益達(dá)到87.3 dB，增益帶寬積為12.17 MHz，相位裕度在65°以上，CMRR的值為117 dB，PSRR的值大于86 dB。仿真結(jié)果如圖6所示。

本文應(yīng)用斬波失調(diào)穩(wěn)定技術(shù)設(shè)計(jì)了一款適用于儀表的放大器，通過對所設(shè)計(jì)電路進(jìn)行spectre仿真調(diào)整，能夠降低1/f噪聲和失調(diào)電壓的影響，電源抑制比、共模抑制比都很高，而且放大器的帶寬能比斬波頻率高很多，但為了提高系統(tǒng)的驅(qū)動(dòng)能力，還需要在后面接緩沖器。
參考文獻(xiàn)
[1] ENZ C C， TEMES G C. Circuit techniques for reducing the effects of op-amp imperfections: autozeroing， correlated doub1e sampling， and chopper stabilization[J]. Proc IEEE， 1996，84:1584-1614.
[2] CHSN P K， NG K A， ZHANG X L . A CMOS chopper-stabilized differential difference amplifier for biomedical integrated circuits[C]. //The 47th IEEE International Midwest Symposium on Circuits and Systems，2004.
[3] DZAHINI D， GHAZLANE H. Auto-zero stabilized CMOS amplifiers for very low voltage or current offset[C]. //IEEE Nuclear Science Symposium， Portland， 2003.
[4] MASUI Y， YSHIDA T， IWATA A. Low power and low voltage chopper amplifier without LPF[J]. IEICE Electronics Express，2008， 22(5):967-972.
[5] SACKINGER E， GUGGENBUHL W. A versatile building block: the cmos differential difference amplifer [J]. IEEE J.Solid State Circuits， 1987，22(2):287-294.
[6] WITTE J F， MAKINWA K A A， HUIJSING J H. A CMOS chopper offset-stabilized opamp[J]. IEEE J. Solid-state Circuits， 2007，42(7):1529-1535.
[7] BABANEZHAD J N， GREGORIAN R. A programmable gain/loss circuit[J]. IEEE J. Solid-State Circuits， 1987，22(6):1082-1089.