現(xiàn)代DAC和DAC緩沖器有助于提升系統(tǒng)性能、簡化設(shè)計

電壓開關(guān)式16位DAC提供低噪聲、快速建立時間和更出色的線性度
作者：Padraic O’Reilly

基于突破性10位CMOSAD7520——推出已近40年——的電阻梯乘法DAC最初用于反相運算放大器,而放大器的求和點 (I_OUTA) 則提供了方便的虛擬地（圖1）.

圖1. CMOS乘法DAC架構(gòu)

然而,在某些限制條件下,它們也可用于提供同相電壓輸出的電壓開關(guān)配置 其中,運算放大器用作電壓緩沖器（圖2）.此處,基準電壓V_IN施加于_OUT,輸出電壓V_OUT,則由V_REF提供.后來不久即出現(xiàn)了針對這種用途而優(yōu)化的12位版本.

圖2. 電壓開關(guān)模式下的乘法DAC

快速推進到現(xiàn)在: 隨著單電源系統(tǒng)的不斷普及,設(shè)計師面對一個挑戰(zhàn),即在維持高電壓下的性能水平的同時控制功耗.對能用于這種模式的更高分辨率（最高16位）的器件的需求也日益增加.

在電壓開關(guān)模式下使用乘法DAC的顯著優(yōu)勢是不會發(fā)生信號反相,因此,正基準電壓會導致正輸出電壓.但當用于該模式時,R-2R梯形架構(gòu)也存在一個缺陷.相對于同一DAC用于電流導引模式的情況,與R-2R梯形電阻串聯(lián)的N溝道開關(guān)的非線性電阻將導致積分線性度(INL)下降.

為了克服乘法DAC的不足并同時保持電壓開關(guān)的優(yōu)勢,人們開發(fā)出了新型的高分辨率DAC,比如AD5541A,（如圖3所示）.AD5541A采用一個部分分段的R-2R梯形網(wǎng)絡(luò)和互補開關(guān),在16位分辨率下可實現(xiàn)±1-LSB精度,在−40°C至+125°C的整個額定溫度范圍內(nèi)均無需調(diào)整,其噪聲值為11.8 nV/√Hz,建立時間為1µs.

圖3. AD5541A架構(gòu)

性能特點
建立時間: 圖4和圖5比較了乘法DAC在電壓模式下的建立時間以及AD5541A的建立時間.當輸出上的容性負載最小時,AD5541A的建立時間約為1µs.

圖4. 乘法DAC的建立時間

圖5. AD5541A的建立時間

噪聲頻譜密度: 表1比較了AD5541A和乘法DAC的噪聲頻譜密度.AD5541A在10kHz下的性能略占優(yōu)勢,在1 kHz下優(yōu)勢非常明顯.

積分非線性: 積分非線性(INL)衡量DAC的理想輸出與排除增益和失調(diào)誤差之后的實際輸出之間的最大偏差.與R-2R網(wǎng)絡(luò)串聯(lián)的開關(guān)可能會影響INL.乘法DAC一般采用NMOS開關(guān).當用于電壓開關(guān)模式時,NMOS開關(guān)的源極連接至基準電壓,漏極連接至梯形電阻,柵極由內(nèi)部邏輯驅(qū)動（圖6）.

圖6. 乘法DAC開關(guān)

要使電流在NMOS器件中流動, V_GS必須大于閾值電壓, V_T.在電壓開關(guān)模式下, V_GS = V_LOGIC – V_IN必須大于V_T = 0.7 V.

乘法DAC的R-2R梯形電阻設(shè)計用于將電流平均分配至各個引腳.這就要求總接地電阻（從各引腳頂部看）完全相同.這可以通過調(diào)節(jié)開關(guān)來實現(xiàn),其中,各個開關(guān)的大小與其導通電阻成比例.如果一個引腳的電阻發(fā)生變化,則流過該引腳的電流將發(fā)生變化,結(jié)果導致線性度誤差.V_IN不能大到會使開關(guān)關(guān)閉的程度,但必須足以使開關(guān)電阻保持低位,因為V_IN的變化會影響V_GS 從而導致導通電阻發(fā)生非線性變化,如下所示：

導通電阻的這種變化會使電流失衡,并使線性度下降.因此,乘法DAC上的電源電壓不能減少太多.相反,基準電壓超過AGND的值不得高于1V,以維持線性度.對于5V電源,當從1.25V基準電壓變化至2.5V基準電壓時,線性度將開始下降,如圖7和圖8所示.當電源電壓降至3V時,線性度將完全崩潰,如圖9所示.

圖7. INL of I_OUT 乘法DAC在反相模式下的INL,( V_DD = 5 V, V_REF = 1.25 V)

圖8. INL of I_OUT乘法DAC在反相模式下的INL(V_DD = 5 V, V_REF = 2.5 V)

圖9. 乘法DAC在反相模式下的INL( V_DD = 3 V, V_REF = 2.5 V)

為了減少這種影響,AD5541A采用互補NMOS/PMOS開關(guān),如圖10所示.現(xiàn)在,開關(guān)的總導通電阻來自NMOS和PMOS開關(guān)的共同貢獻.如前所示,NMOS開關(guān)的柵極電壓由內(nèi)部邏輯控制.內(nèi)部產(chǎn)生的電壓,V_GN,設(shè)置理想柵極電壓,以使NMOS的導通電阻與PMOS的相平衡.開關(guān)的大小通過代碼調(diào)節(jié),以使導通電阻隨代碼調(diào)節(jié).因此,電流將上下調(diào)節(jié),精度將得以維持.由于基準輸入的阻抗隨代碼變化,因此,應(yīng)通過低阻抗源驅(qū)動.

圖10. 互補NMOS/PMOS開關(guān)

圖11和圖12所示為AD5541A在5 V和2.5 V基準電壓下的INL性能.

圖11. AD5541A的INL( V_DD = 5.5 V, V_REF = 5 V)

圖12. AD5541A的INL( V_DD = 5.5 V, V_REF = 2.5 V)

如圖13和圖14所示,線性度在較寬的基準電壓和電源電壓下變化極小.DNL行為與INL類似.AD5541A線性度的額定范圍以溫度和電源電壓為基礎(chǔ)；基準電壓可能從2.5V變化至電源電壓.

圖13. AD5541A INL與電源電壓

圖14. AD5541A INL與基準電壓

AD5541A的更多詳情
AD5541A串行輸入、單電源、電壓輸出nanoDAC+數(shù)模轉(zhuǎn)換器提供16位分辨率和±0.5LSB典型積分/微分非線性特性.特別適合將乘法DAC用于電壓開關(guān)模式的應(yīng)用.在額定溫度范圍和電源電壓范圍內(nèi)均有優(yōu)異表現(xiàn),可實現(xiàn)出色的線性度,并可用于需要精密直流性能和快速建立時間的3V至5V系統(tǒng).采用2V至電源電壓范圍內(nèi)的外部基準電壓時,無緩沖電壓輸出可以將60kΩ負載從0V驅(qū)動至VREF.該器件可以在1µs內(nèi)建立至½ LSB,噪聲為11.8nV/√Hz,并具有低毛刺特性,非常適合部署在各種醫(yī)療、航空航天、通信和工業(yè)應(yīng)用中.其3線式低功耗SPI串行接口能夠以高達50 MHz時鐘速率工作.AD5541A采用2.7V至5.5V單電源供電,功耗僅125µA.它提供8引腳和10引腳LFCSP及10引腳MSOP封裝,額定溫度范圍為–40°C至+125°C,千片訂量報價為6.25美元/片.

高速電流輸出DAC緩沖器
作者：Charly El-Khoury

變壓器通常被認為是將高速電流輸出DAC的互補輸出轉(zhuǎn)換為單端電壓輸出的最佳選擇,因為變壓器不會增加噪聲,也不會消耗功率.盡管變壓器在高頻信號下表現(xiàn)良好,但它們無法處理許多儀表和醫(yī)療應(yīng)用所需要的低頻信號.這些應(yīng)用要求一個低功耗、低失真、低噪聲的高速放大器,以將互補電流轉(zhuǎn)換成單端電壓.此處展示的三個電路接受來自DAC的互補輸出電流,并提供單端輸出電壓.將后兩者的失真與變壓器解決方案進行比較.

差分放大器: AD8129和AD8130差分轉(zhuǎn)單端放大器（圖15）用于第一個電路（圖16）.它們在高頻下具有極高的共模抑制性能.AD8129在增益為10或以上時保持穩(wěn)定,而AD8130則在單位增益下保持穩(wěn)定.它們的用戶可調(diào)增益可以由, R_F 和 R_G.兩個電阻的比值來設(shè)置.AD8129和AD8130在引腳1和引腳8上具有很高的輸入阻抗,不受增益設(shè)置的影響.基準電壓 (V_REF, 引腳4)可以用來設(shè)置偏置電壓,該偏置電壓被乘以與差分輸入電壓相同的增益.

圖15. AD8129/AD8130差動放大器

圖16. 采用AD8129/AD8130的DAC緩沖器

方程1和方程2所示為放大器的輸出電壓與DAC的互補輸出電流之間的關(guān)系.端接電阻R_T,執(zhí)行電流-電壓轉(zhuǎn)換；R_F 與R_G 之比決定了增益. V_REF 在方程2中被設(shè)為0.

(1)

(2)

在圖16中,該電路采用一個四通道高速、低功耗、14位DAC,其中,互補電流輸出級將提高速度,降低低功耗DAC的失真.

圖17展示的是電路的無雜散動態(tài)范圍(SFDR),它是頻率的函數(shù),采用DAC和AD8129,其中,R_F = 2kΩ, R_G = 221Ω, R_T = 100Ω, 且V_O = 8Vp-p, 兩個電源電壓對應(yīng)的不同值.此處選擇了AD8129,因為它提供較大的輸出信號,在G = 10時保持穩(wěn)定,與AD8130相比,具有較高的增益帶寬積.兩種情況下,SFDR一般都要好于55dB,超過10MHz,在低電源電壓下,約有>3dB的改善.

圖17. DAC和AD8129的失真 V_O = 8 V p-p

單位增益下的運算放大器: 第二個電路（圖18）采用了一個高速放大器與兩個 R_T電阻.該放大器只是通過, R_T將互補電流I₁和 I₂, 轉(zhuǎn)換成單端輸出電壓, V_O這個簡單的電路不允許以放大器為增益模塊放大信號.

圖18. 采用運算放大器的簡單差分到單端轉(zhuǎn)換器

方程3所示為V_O 與DAC輸出電流之間的關(guān)系.失真數(shù)據(jù)通過與R_T并聯(lián)的5pF電容進行測量

(3)

為了展示這個電路的性能,DAC與ADA4857 和 ADA4817 運算放大器配對,其中_T = 125Ω (and C_T = C_F = 5 pF與R_T 并聯(lián),以實現(xiàn)穩(wěn)定性和低通濾波）.單通道ADA4857-1和雙通道ADA4857-2為單位增益穩(wěn)定型、高速、電壓反饋放大器,具有低失真、低噪聲和高壓擺率等特點.作為眾多應(yīng)用（包括超聲、ATE、有源濾波器、ADC驅(qū)動器等）的理想解決方案,其帶寬為850 MHz,壓擺率為2800 V/μs,0.1%建立時間為10ns——全部都是在5mA的靜態(tài)工作電流下實現(xiàn).ADA4857-1和ADA4857-2具有寬工作電壓范圍（5V至10V）,特別適合需要寬動態(tài)范圍、精密、高速度和低功耗的系統(tǒng)

ADA4817-1（單通道）和ADA4817-2（雙通道）FastFET 放大器是具有FET輸入的單位增益穩(wěn)定、超高速電壓反饋型運算放大器.它們采用ADI公司的專有超快速互補雙極性(XFCB)工藝制造,具有超低的噪聲（4nV/√Hz和2.5fA/√Hz）和極高的輸入阻抗.其輸入電容為1.3pF,最大失調(diào)電壓為2mV,功耗低(19mA),−3dB帶寬較寬(1050MHz),非常適合數(shù)據(jù)采集前端、光電二極管前置放大器以及其他寬帶跨阻應(yīng)用.它們具有5V至10V的寬電源電壓范圍,可采用單電源或雙電源供電,適合包括有源濾波、ADC驅(qū)動和DAC緩沖在內(nèi)的各種應(yīng)用.

圖19比較了該電路在V_O = 500mV p-p 時相對于一個采用變壓器的電路的失真和頻率之間的關(guān)系.變壓器的失真低于放大器,后者的增益在高頻下不斷下降,但采用變壓器的失真卻在低頻下不斷變差.在此,可在有限范圍內(nèi)實現(xiàn)接近90dB的SFDR,在高達10MHz時優(yōu)于70dB.

圖19. DAC、ADA4857和ADA4817的失真 V_O = 500 mV p-p, R_L = 1 kΩ

具有增益運算放大器: 第三個電路（圖20）也使用了相同的高速運算放大器,但所含電阻網(wǎng)絡(luò)拉遠了放大器與DAC之間的距離,支持增益設(shè)置,并可以利用V_REF1和 V_REF2兩個基準電壓之一調(diào)整輸出偏置電壓.

圖20. 支持增益和偏置功能的差分到單端轉(zhuǎn)換

方程4定義了DAC輸出電流與放大器輸出電壓在 V_REF1 = V_REF1 = 0. 時的關(guān)系.為了匹配DAC之外的放大器網(wǎng)絡(luò)的輸入阻抗R_T1 和 R_T2, 兩個端接電阻必須單獨設(shè)置,同時要考慮放大器的特性.

(4)

圖21比較了放大器在這種配置下的失真以及變壓器電路的失真. R_T1 = 143Ω, R_T2 = 200 Ω,R_F = R_G = 499Ω, C_F = 5pF出于穩(wěn)定性和高頻濾波考慮——且 R_L = 1kΩ. 在此ADA4817的性能可與變壓器在高頻下的性能相媲美,在最高70MHz時,其SFDR可維持在優(yōu)于-70dBc的水平.與變壓器相比,兩個運算放大器都能維持出色的低頻保真.

圖21. DAC、ADA4817和ADA4857的失真 V_O = 500 mV p-p

本文討論了將低失真、低噪聲、高速放大器用作DAC緩沖器的一些優(yōu)勢,并將其性能與變壓器進行了比較.同時比較了采用兩種不同架構(gòu)的三類應(yīng)用電路,并以實例展示了DAC和AD8129、ADA4857-1/ADA4857-2以及ADA4817-1/ADA4817-2放大器的測量數(shù)據(jù).數(shù)據(jù)顯示,放大器在頻率低于1MHz時的性能優(yōu)于變壓器,在頻率不超過80 MHz時,非常接近變壓器.在權(quán)衡考慮功耗和失真時,放大器的選擇非常重要.