雷達(dá)導(dǎo)引頭DBS回波信號模擬器設(shè)計(jì)

摘要：半實(shí)物仿真是雷達(dá)導(dǎo)引頭研制過程中性能評估及驗(yàn)證的有效手段，為實(shí)現(xiàn)在實(shí)驗(yàn)室內(nèi)對雷達(dá)導(dǎo)引頭DBS成像算法的評估驗(yàn)證，設(shè)計(jì)一種基于FPGA和DSP硬件實(shí)現(xiàn)的DBS回波信號模擬器，實(shí)現(xiàn)了目標(biāo)方位上回波信號的模擬。模擬器的數(shù)據(jù)采集結(jié)果經(jīng)DBS成像處理后，與理論仿真結(jié)果進(jìn)行對比分析，驗(yàn)證了所設(shè)計(jì)雷達(dá)導(dǎo)引頭DBS回波信號模擬器的正確性。該模擬器已成功應(yīng)用于導(dǎo)引頭研制階段DBS成像算法的評估驗(yàn)證。
關(guān)鍵詞：雷達(dá)導(dǎo)引頭；DBS回波信號模擬器；半實(shí)物仿真

0 引言
    隨著導(dǎo)彈技術(shù)的發(fā)展，精確制導(dǎo)武器逐步成為現(xiàn)代戰(zhàn)爭的主要武器之一。精確制導(dǎo)武器的打擊精度主要依賴于導(dǎo)引頭的制導(dǎo)精度，為提高導(dǎo)彈打擊精度，對雷達(dá)導(dǎo)引頭的高分辨能力提出了更高的要求。提高距離分辨率可采用寬帶信號處理技術(shù)，提高方位分辨率的方法主要有合成孔徑雷達(dá)(SAR)成像和多普勒波束銳化(DBS)成像技術(shù)等?；诟邔?shí)時(shí)性及工程實(shí)現(xiàn)難度低的優(yōu)勢，目前DBS成像技術(shù)在彈載平臺上獲得了廣泛工程應(yīng)用。
    雷達(dá)導(dǎo)引頭研制階段對DBS成像算法評估驗(yàn)證，外場試驗(yàn)和調(diào)試成本較高，且對于一些邊界條件的驗(yàn)證也無法實(shí)現(xiàn)。在實(shí)驗(yàn)室內(nèi)采用DBS回波信號模擬器可縮短研制周期，降低研制成本。
    對常規(guī)雷達(dá)導(dǎo)引頭的考核，目標(biāo)模擬器僅需要模擬目標(biāo)的距離信息；對于應(yīng)用DBS技術(shù)的高分辨雷達(dá)導(dǎo)引頭，模擬器則需要模擬目標(biāo)的距離和方位信息。為實(shí)現(xiàn)不同方位不同距離目標(biāo)回波信號的模擬仿真，本文結(jié)合DBS成像技術(shù)和回波信號模擬理論，設(shè)計(jì)了一種基于FPGA和DSP硬件實(shí)現(xiàn)的DBS回波信號模擬器，應(yīng)用于雷達(dá)導(dǎo)引頭DBS成像技術(shù)的性能評估及仿真驗(yàn)證。

1 雷達(dá)導(dǎo)引頭目標(biāo)回波信號模型
    首先簡要介紹目標(biāo)回波信號模擬理論，雷達(dá)發(fā)射的脈沖信號照射到目標(biāo)，脈沖信號經(jīng)過時(shí)間延遲、幅度和相位經(jīng)過目標(biāo)后向散射系數(shù)調(diào)制即得到目標(biāo)的回波信號。
    假設(shè)雷達(dá)發(fā)射的脈沖是線性頻率調(diào)制脈沖：
   
    式中：A(t)為脈沖幅度；τ為脈沖寬度；ω0為載頻；μ為線性頻率調(diào)制系數(shù)；t為時(shí)間；rect(·)是矩形函數(shù)。
    由此可得目標(biāo)的回波表達(dá)式為：
   
    去載頻后得到的視頻回波信號表達(dá)式為：
   
    式中：td是雷達(dá)與目標(biāo)之間的延遲時(shí)間；b為點(diǎn)散射體的幅度，其受空間傳輸距離、單元后向散射系數(shù)及天線方向圖等因素影響；R為目標(biāo)斜距；i為單元距離向指數(shù)；j為單元方位向指數(shù)；λ為信號波長；exp[-j4πRij(nTx)／λ]為多普勒分量，它決定方位分辨率；n(t)為噪聲信號。

2 回波信號模擬器的設(shè)計(jì)
2．1 總體設(shè)計(jì)思路
    目標(biāo)模擬器主要用于目標(biāo)回波信號的模擬，目標(biāo)模擬需要提供目標(biāo)的電磁特征，包括信號的幅度、相位、頻率、延遲時(shí)間及到達(dá)角度。模擬器輸出為視頻回波信號，經(jīng)信號源上變頻為射頻信號后輸出。
    模擬器主要由DSP，F(xiàn)PGA以及D／A模塊實(shí)現(xiàn)，通過計(jì)算機(jī)控制界面輸入雷達(dá)導(dǎo)引頭的特性參數(shù)，由DSP處理模塊完成時(shí)間延遲和多普勒頻率的計(jì)算。通過數(shù)據(jù)總線將數(shù)據(jù)下發(fā)到FPGA，由FPGA模塊完成對雷達(dá)發(fā)射信號的調(diào)制運(yùn)算。發(fā)射信號的波形數(shù)據(jù)用Matlab仿真產(chǎn)生，在FPGA設(shè)計(jì)時(shí)通過IP核調(diào)用存入ROM中。D／A模塊主要完成輸出信號的數(shù)／模轉(zhuǎn)換。模擬器硬件實(shí)現(xiàn)框圖如圖1所示。

    模擬器設(shè)計(jì)n個(gè)通道，模擬n個(gè)方位，每個(gè)通道上可設(shè)置m個(gè)不同距離的目標(biāo)，即實(shí)現(xiàn)n×m個(gè)點(diǎn)陣目標(biāo)的模擬。通道i的信號設(shè)計(jì)框圖如圖2所示，其中多普勒頻移fd1及距離延時(shí)控制由DSP處理模塊根據(jù)計(jì)算機(jī)控制界面輸入數(shù)據(jù)計(jì)算得到；距離延時(shí)控制實(shí)現(xiàn)計(jì)算機(jī)控制界面輸入的距離信息的轉(zhuǎn)換，其他目標(biāo)的位置通過固定延遲1，2，…，m來控制，最后通過求和即可實(shí)現(xiàn)同一方位不同距離目標(biāo)回波信號的疊加。不同通道信號產(chǎn)生框圖如圖3所示。
2．2 目標(biāo)信號、噪聲產(chǎn)生模塊的設(shè)計(jì)
    信號的波形數(shù)據(jù)用Matlab仿真產(chǎn)生，在FPGA設(shè)計(jì)的時(shí)候通過IP核調(diào)用存入ROM中，為了完成多種回波信號的模擬，分別將脈沖信號、線性調(diào)頻信號和非線性調(diào)頻信號存于3個(gè)ROM中，如圖4所示，控制模塊用于接收DSP的控制信號，選通相應(yīng)的發(fā)射信號。

    在雷達(dá)系統(tǒng)中存在著許多噪聲源，包括外部噪聲與接收機(jī)噪聲，它們的和形成了回波巾總的噪聲。通常，可將噪聲看作高斯白噪聲。實(shí)際上，所有情況下的噪聲都看作是在接收信號s(t)上進(jìn)行相加的高斯白噪聲。本設(shè)計(jì)疊加了高斯白噪聲。
2．3 多普勒頻率的設(shè)計(jì)思路
    對模型進(jìn)行簡化，假設(shè)俯仰角β=0，那么：
   
    由上式可知，在方位角α確定時(shí)，fd也是一個(gè)定值，這種定值的設(shè)計(jì)在FPGA中是通過DDS混頻來實(shí)現(xiàn)的。多普勒頻率調(diào)用Xilinx的IP核DDS產(chǎn)生。

3 模擬結(jié)果分析
    模擬器參數(shù)設(shè)置：導(dǎo)彈平臺速度為300 m／s；目標(biāo)所在方位角分別是59°，60°，60．5°，61°；選用8μs非線性調(diào)頻信號；設(shè)置四個(gè)通道，每個(gè)通道上五個(gè)目標(biāo)距離間隔為150 m；對模擬器進(jìn)行試驗(yàn)驗(yàn)證，試驗(yàn)過程中采集的回波數(shù)據(jù)如圖5所示，1路為幀同步信號，2路和3路分別為I，Q兩路信號。

    將試驗(yàn)時(shí)采集到的數(shù)據(jù)導(dǎo)入到Matlab，進(jìn)行脈壓和FFT處理，結(jié)果如圖6所示。
    選擇同樣的參數(shù)，用Matlab模擬回波信號，并且進(jìn)行信號處理，得到FFT處理后的灰度圖如圖7所示。
    經(jīng)過仔細(xì)對比，理論仿真與采集數(shù)據(jù)的處理結(jié)果基本一致，從而驗(yàn)證了所研制模擬器的正確性。由于噪聲的緣故，在0通道會積累一定的幅度，從圖7可以看出來。

4 結(jié)語
    目標(biāo)回波信號模擬器是雷達(dá)導(dǎo)引頭研制和調(diào)試階段的必備工具。本文設(shè)計(jì)的目標(biāo)回波信號模擬器，實(shí)現(xiàn)了不同方位不同距離目標(biāo)回波信號的模擬仿真，并通過與理論仿真結(jié)果對比分析，驗(yàn)證了模擬器設(shè)計(jì)的正確性。該模擬器已成功應(yīng)用于導(dǎo)引頭研制階段評估驗(yàn)證DBS成像算法，并獲得了較好的效果。