隨著科技的飛速發(fā)展、高分辨率的數(shù)?；旌想娐返膽貌粩嗌钊耄娐吩O計日趨復雜，精度越來越高，所以高精度AD轉換電路的設計就成了儀器儀表及各種測量控制系統(tǒng)的難點。本系統(tǒng)來源于儀器儀表的溫控系統(tǒng)設計，采用高精度、低溫漂的優(yōu)質模擬、數(shù)字器件，輔以52系列單片機為控制器，以復雜可編程邏輯器件 CPLD （Comp lex Programmable Array Logic）為頻率測試的硬件平臺，實現(xiàn)了高分辨率、低線性誤差的AD轉換器的設計。通過本設計掌握高精度、低漂移的高端AD轉換器的設計方法， CPLD的設計，以及52系列單片機的硬件設計及軟件編程。
1 系統(tǒng)功能及結構
系統(tǒng)主要目的是設計一個16位的VFC式AD轉換器，利用積分原理，將輸入電壓（或電流）轉換成頻率輸出。采用計數(shù)頻率高的CPLD器件實現(xiàn)測頻，單片機控制CPLD的測頻操作和頻率的計算。
用V /F轉換器完成AD轉換，需要1個定時器和2路計數(shù)器，計數(shù)器的計數(shù)頻率限制了V /F器件輸出頻率的提高。本設計采用計數(shù)頻率更高的CPLD器件和單片機共同組成測速模塊， CPLD通用性好，避免了對于專用器件的依賴，降低了因專用器件停產或出現(xiàn)供貸問題所帶來的風險，同時實現(xiàn)所需的控制。
VFC式AD 轉換器脈沖頻率與輸入電壓成比例，其精度高、線性度好、轉換速度居中、轉換位數(shù)與速度可調、與CPU的連線最少，且增加轉換位數(shù)時不會增加與CPU的連線，因此， VFC為AD 轉換技術提供了一種廉價而有效的解決辦法。
系統(tǒng)總體可以劃分為電壓采樣部分、模擬- 數(shù)字轉化部分，控制部分。其中電壓采樣部分包括：精密測試電壓源。模擬- 數(shù)字轉化部分包括：電壓放大和偏置，V /F轉換模塊，計數(shù)轉化模塊?？刂撇糠职ǎ嚎刂破髂K，鍵盤，顯示模塊，系統(tǒng)原理框如圖1所示。
為實現(xiàn)各模塊的功能，分別選取了較好的方案實現(xiàn)： ①精密基準源，精密低溫漂高檔基準源，分壓;②電壓放大及偏置，運算放大器ICL7650; ③V /F轉換，采用AD652芯片; ④頻率測試，采用CPLD （復雜可編程邏輯器件） ; ⑤控制器，采用凌陽的SPEC061A單片機; ⑥顯示，采用液晶屏; ⑦電氣隔離，采用光電耦合，所設計的系統(tǒng)如圖2所示。
圖1 系統(tǒng)原理框圖
圖2 所設計的系統(tǒng)框圖
2 系統(tǒng)硬件設計
2. 1 精密測試基準源
對于16位的AD轉換器，滿幅度輸入電壓僅為100 mV，如果要測試它的性能，則需要極高精度和非常低溫漂的基準源， 電路原理如圖3 所示。
AD586是AD公司高精度5 V的基準電壓源，溫漂低至2 10 - 6 /℃，噪聲為100 nV /Hz，通過固定電阻和可調電阻進行分壓產生0 ～100 mV 的電壓。為了增加電壓的負載能力，須進行電壓跟隨。OPA333是零漂移精密運放，漂移最大為0. 05μV /℃。同時采用兩個2. 5 V的基準源LM336以降低電源波動的影響。LM336 的輸出電流為10 mA， 可滿足OPA33的需要。分壓用的電阻為指針式10 圈可調，可以達到理想的精度。
圖3 基準源電路原理圖
2. 2 電壓的放大及偏置
0～100 mV 的電壓不能直接送給V /F 變換AD652，而必須經過精密放大和進行電位的偏置，這樣才能達到設計的精度。選擇具有斬波穩(wěn)定功能的ICL7650運算放大器，它可以提供低的偏置電 流（10pA） 、偏置電壓和相對時間、溫度的穩(wěn)定性。輸入的0～100 mV電壓經過40倍的放大后，產生0～4 V的輸出，因為AD652在0 V輸入的情況下，輸出頻率也是0，這樣計數(shù)得到頻率難以達到16 位的精度，所以將輸入（0～4 V）的直流偏置設置為1 V，從而產生1～5 V的輸入信號送給AD652;運放的電阻須選用1 /1 000 精度的，保證了V /F變換的精度。
其原理圖如圖4所示。
2. 3 V /F轉換電路
電壓/頻率轉換即V /F轉換，是將一定的輸入電壓信號按線性的比例關系轉換成頻率信號，當輸入電壓變化時，輸出頻率也響應變化。
本設計采用專用集成芯片AD652，輔以的外圍電路即可實現(xiàn)V /F轉換，如圖5所示。AD652是美國ANALOG DEV ICES公司推出的高精度電壓頻率（V /F）轉換器，它由積分器、比較器、精密電流源、單穩(wěn)多諧振蕩器和輸出晶體管組成。該電路在±15 V電源電壓下，功耗電流小于15 mA，滿刻度為1 MHz時其非線性度小于0. 07 % ， 最佳溫度穩(wěn)定性為±150 ppm /℃。用AD652實現(xiàn)V /F轉換，可以滿足較高的滿刻度頻率響應和較低的最佳溫度穩(wěn)定性。
圖5 V /F轉換電路
由于使用外部時鐘設置滿量程輸出頻率，AD652可以獲得更高的線性度和穩(wěn)定性。通過使用同一時鐘驅動AD652和設置計數(shù)時間閘門，轉換精度與時鐘頻率無關，不因時鐘頻率的改變而改變。
2. 4 基于CPLD的頻率計電路
在本系統(tǒng)中， CPLD采用美國XIL INX公司生產的XC95108CPLD （復雜可編程邏輯器件） ，其片內有108個宏， 2 400個門，頻率可以達125 MHz，引腳間延時715 ns，供電電壓5 V或313 V的在系統(tǒng)可編程器件，其可供用戶使用的I/O口數(shù)在64個以上。
XC95108采用FLASH編程工藝，可反復擦寫，所設計的電路如圖6所示。
由于輸入的信號是交流信號而CPLD （可編程邏輯器件）和施密特觸發(fā)器是數(shù)字芯片，不識別負信號，需將輸入交流信號變?yōu)橹绷餍盘枺脙蓚€電阻實現(xiàn)電壓鉗位功能，鉗位后的信號經7414 （施密特觸發(fā)器）整形為方波后直接輸入CPLD 對其計數(shù)。
由于CPLD可以實現(xiàn)高速響應，可以實現(xiàn)準確計數(shù)。
頻率計測得的數(shù)據(jù)為此系統(tǒng)的AD轉換結果，轉換精度受基準晶振和AD652的V /F滿刻度時的量程的影響，由于CPLD 的基準晶振選用的是20MHz的高精度晶振。設計的AD 轉換頻率為50kHz，所以在計數(shù)周期內基準晶振脈沖個數(shù)為400，CPLD因為隨機時間出現(xiàn)的誤差僅為一個脈沖，而AD652的滿刻度頻率高，可達 1MHz，所以精度可達到幾千分之一。
圖6 基于CPLD的頻率計電路原理圖
2. 5 單片機控制電路
控制部分采用凌陽SPEC061A 單片機。
SPCE061A是凌陽科技新推出的一個16位結構的微控制器，它在2. 6～3. 6 V工作電壓范圍內的工作速度范圍為0. 32～49. 152MHz，較高的工作速度使其應用領域更加拓寬。2 K字節(jié)SRAM和32 K字閃存ROM僅占一頁存儲空間， 32位可編程的多功能I/O端口;兩個16位定時器/計數(shù)器; 32 768 Hz實時時鐘;低電壓復位/監(jiān)測功能; 8通道10位模- 數(shù)轉化輸入并具有自動增益控制功能的麥克風輸入方式：雙通道10位DAC方式的音頻輸出功能等。SPCE061A是數(shù)字聲音和語音識別產品的一種最經濟的 應用。
在本系統(tǒng)中， SPCE061A主要實現(xiàn)CPLD信息讀取，鍵盤接口和顯示模塊控制等功能。
圖7 單片機結構框圖
2. 6 顯示接口設計
在顯示方面，由于LCD （L iquidCrystalD ISp lay）具有以下特點：
?。?）低工作電壓，低功耗。
?。?）顯示柔和，字跡清晰。
?。?）不怕強光照射，光照越強，對比度越大，顯示效果越好。
?。?）體積小，重量輕，平板型。
（5）可靠性高，壽命長。
因此本設計采用128 ×64的圖形點陣液晶顯示器來顯示頻率流量信息，液晶采用4行顯示，顯示信息豐富，可以滿足不同用戶的需求。同時，該液晶采用串口傳輸數(shù)據(jù)，每秒刷屏一次，節(jié)約了單片機的資源，為今后的繼續(xù)開發(fā)和升級打下基礎。
2. 7 其它輔助抗干擾措施
一般來說，測控系統(tǒng)的功能設計與制作并不復雜，功能設計不過的是系統(tǒng)設計的起點，系統(tǒng)能否在運行過程中準確無誤地實現(xiàn)這些功能才是系統(tǒng)設計的關 鍵。由于實際工作環(huán)境中存在各種各樣的干擾源，這些干擾源對系統(tǒng)的可靠運行往往會產生不利，甚至會產生意想不到事，更有甚者的是造成整個系統(tǒng)的癱瘓和無法 工作運行，導致實驗生產設備的損壞和事故的發(fā)生，因此，測控系統(tǒng)的抗干擾防范措施在整個系統(tǒng)的設計中占有舉足輕重的位置。本設計增加了如耦合電路、后備電 源監(jiān)測系統(tǒng)、印刷電路板等硬件抗干擾設計，減少干擾源對系統(tǒng)的可靠運行所帶來的不利影響。
3 系統(tǒng)通信流程及軟件的實現(xiàn)
系統(tǒng)中的應用軟件是根據(jù)系統(tǒng)功能要求設計的，總的原則主要從以下幾方面考慮：
?。?）根據(jù)軟件功能要求，將系統(tǒng)軟件分成若干個相對獨立的部分。根據(jù)它們之間的聯(lián)系和時間上的關系，設計出合理的軟件總體結構，使其清晰、簡 潔、流程合理;（2）采用結構化程序設計，各功能程序實行模塊化、子程序化。既便于調試、鏈接，又便于移植、修改;（3）建立正確的數(shù)學模型。根據(jù)功能要 求，描述出各個輸入和輸出變量之間的數(shù)學關系，它是關系到系統(tǒng)性能好壞的重要因素;（4）為提高軟件設計的總體效率，以簡明、直觀的方法對任務進行描述， 在編寫應用軟件之前，繪制出程序流程圖。這不僅是程序設計的一個重要組成部分，而且是決定成敗的關鍵部分;（5）合理分配系統(tǒng)資源，其中最關鍵的是片內內 存分配。分配時應充分發(fā)揮其特一長，做到物盡其用;（6）加強軟件的抗干擾設計，提高計算機應用系統(tǒng)的可靠性。根據(jù)以上設計原則，軟件設計采用模塊結構， 整個軟件包括主程序、采樣子程序數(shù)據(jù)處理子程序、顯示子程序等模塊。
根據(jù)以上原則要求設計了系統(tǒng)的軟件程序流程圖如圖8所示：
圖8 控制程序流程圖
4 測試結果及分析
對所設計的電路的V /F轉換的性能進行了測試，結果如圖9所示。
圖9 V /F轉換測量對比值
通過示波器觀察，每秒鐘50 000個脈沖，即轉換頻率為50 kHz。由測試結果圖可知此次VF轉換滿足了高分辨率和較低的非線性度的要求，分辨率可達16位，線性誤差《0. 2 %，轉換頻率可達50 kHz。
5 結論
本次設計應用V /F轉換器實現(xiàn)高分辨率AD轉換，具有較高的滿刻度頻率響應、低功耗和較低的非線性度等特點，廣泛應用于儀器儀表對溫度的控制中，滿足對設定溫度控制穩(wěn)定 性的要求。在系統(tǒng)設計中采用CPLD實現(xiàn)頻率計數(shù)功能，是數(shù)字系統(tǒng)精確測量頻率一種方法：在采樣時間內同時對標準頻率信號和被測頻率信號計數(shù)。采樣完成 后，把二者的計數(shù)值相比，再乘以標準頻率就可以得到被測頻率的精確值。
下載文檔
