具有額外電壓輸出能力的完整4 mA至20 mA HART解決方案

電路功能與優(yōu)勢(shì)

圖1所示電路使用業(yè)界功耗最低且尺寸的HART®1兼容型IC調(diào)制解調(diào)器AD5700和16位電流輸出和電壓輸出DAC AD5422，構(gòu)成完整的HART兼容型4 mA至20 mA解決方案。該電路中采用 OP184，使得IOUT和VOUT引腳能夠短接在一起，從而減少可編程邏輯控制(PLC)模塊應(yīng)用中所需的螺絲連接數(shù)量。為了進(jìn)一步節(jié)省空間，AD5700-1 提供了精度為0.5%的內(nèi)部振蕩器。

圖1. AD5422 HART使能電路原理示意圖

應(yīng)用筆記 AN-1065 描述了為符合HART通信標(biāo)準(zhǔn)而對(duì)AD5420 IOUT DAC進(jìn)行配置的方式。AN-1065概述了AD5700HART調(diào)制解調(diào)器輸出如何進(jìn)行衰減并通過CAP2引腳交流耦合至AD5420。AD5422也是如此。然而，如果應(yīng)用中涉及特別惡劣的環(huán)境，則可采用一種電源抑制特性更加的替代電路配置。這種替代電路要求使用外部RSET電阻，并涉及到將HART信號(hào)耦合至AD5420或AD5422的RSET引腳。CN-0270描述了AD5420的這種解決方案，通常是在線路供電的發(fā)射器應(yīng)用中。目前的電路筆記與AD5422相關(guān);與AD5420不同，該器件提供電壓和電流輸出引腳，因此特別適合PLC/分布式控制系統(tǒng)(DCS)應(yīng)用。AD5422提供40引腳LFCS和24引腳TSSOP封裝，這點(diǎn)與電路特性的相關(guān)性將在“電路描述”部分加以介紹。

該電路符合由HART通信基金會(huì)定義的HART物理層規(guī)范，例如靜默期間輸出噪聲和模擬變化率規(guī)格。

多年來，過程控制儀器儀表中一直使用4 mA至20 mA通信。此通信方式穩(wěn)定可靠，對(duì)長(zhǎng)距離通信中的環(huán)境干擾具有高抗擾度。不過，其限制是每次只能進(jìn)行一個(gè)過程變量的單向通信。

可尋址遠(yuǎn)程傳感器高速通道(HART)標(biāo)準(zhǔn)的開發(fā)實(shí)現(xiàn)了高性能的雙向數(shù)字通信，同時(shí)支持傳統(tǒng)儀器儀表設(shè)備所使用的4 mA至20 mA模擬信號(hào)。它衍生出各種特性，例如遠(yuǎn)程校準(zhǔn)、故障查詢和額外過程變量的傳輸。簡(jiǎn)言之，HART是一種數(shù)字雙向通信，可在4 mA至20 mA模擬電流信號(hào)之上調(diào)制一個(gè)1 mA峰峰值頻移鍵控(FSK)信號(hào)。

電路描述

圖1顯示AD5422如何與AD5700 HART調(diào)制解調(diào)器和UART接口配合使用，以使PLC和DCS系統(tǒng)常用的4 mA至20 mA電流輸出支持HART。如果應(yīng)用無需短接IOUT和VOUT引腳，則不一定需要連接至+VSENSE引腳的緩沖器。來自AD5700的HART_OUT信號(hào)經(jīng)衰減后，交流耦合至AD5422的RSET引腳。如果未使用外部RSET電阻，通過CAP2引腳連接AD5422和AD5700的替代方法請(qǐng)參見應(yīng)用筆記AN-1065，如前文所述。此方法只適用于AD5422的40引腳LFCSP封裝選項(xiàng)，因?yàn)橐_數(shù)量較少的24引腳TSSOP封裝沒有CAP2引腳。

雖然本電流電路筆記中描述的方法需要使用外部RSET電阻，但其電源抑制性能卻高于替代應(yīng)用筆記解決方案。無論使用哪一種解決方案，AD5700 HART調(diào)制解調(diào)器輸出均可在不影響電流直流電平的前提下調(diào)制4 mA至20 mA模擬電流(如圖2所示)。二極管保護(hù)電路(D1至D4)將在“瞬態(tài)電壓保護(hù)”部分詳細(xì)論述。

圖2. AD5700/AD5700-1樣片調(diào)制器波形

確定外部元件值

C1和C2電容可配合器件的數(shù)字壓擺率控制功能使用，以控制AD5422的IOUT信號(hào)壓擺率。確定電容的絕對(duì)值時(shí)，要確保調(diào)制解調(diào)器的FSK輸出無失真通過。因此，調(diào)制解調(diào)器輸出信號(hào)的帶寬必須通過1200 Hz和2200 Hz頻率。圖3顯示了實(shí)現(xiàn)此要求的電路。在此情況下，C2(如圖1所示)保持開路。

圖3. AD5422和AD5700 HART調(diào)制解調(diào)器連接

低通和高通濾波器電路通過RH、CL、CH和C1的相互作用并配合AD5422的一些內(nèi)部電路來形成。在計(jì)算這些元件的值時(shí)，低通和高通頻率截止點(diǎn)目標(biāo)分別為>10 kHz和<500 Hz。圖4顯示了仿真頻率響應(yīng)的曲線圖，表1顯示了增加各元件而剩余元件值保持恒定對(duì)頻率響應(yīng)的影響。

圖4. 仿真頻率響應(yīng)

表1. 個(gè)別元件值增加對(duì)頻率響應(yīng)的影響

調(diào)制解調(diào)器的輸出是一個(gè)FSK信號(hào)，包括1200 Hz和2200Hz移頻。這個(gè)信號(hào)必須轉(zhuǎn)換為1 mA峰峰值電流信號(hào)。為此，RSET引腳上的信號(hào)幅度必須衰減。這是因?yàn)锳D5422采用內(nèi)部電流增益配置設(shè)計(jì)。假定調(diào)制解調(diào)器的輸出幅度為500 mVp-p，則其輸出必須經(jīng)過500/150 = 3.33倍衰減。此衰減通過RH和CL來實(shí)現(xiàn)。

本電路筆記中的測(cè)量使用以下元件值完成：

· C1 = 4.7 nF

· RH = 27 kΩ

· CL = 4.7 nF

· CH = 8.2 nF

圖5表明在500Ω負(fù)載電阻上分別測(cè)得了1200 Hz和2200 Hz移頻。通道1顯示耦合至AD5422輸出中的調(diào)制HART信號(hào)(設(shè)置為輸出4 mA)，通道2則顯示AD5700 TXD信號(hào)。

圖5. 在500Ω負(fù)載上測(cè)得的FSK波形

HART兼容性

圖1中的電路要與HART兼容，必須符合HART物范。HART規(guī)范文檔中包含了眾多物理層規(guī)范。其要的兩個(gè)是靜默期間輸出噪聲和模擬變化率。

靜默期間輸出噪聲

當(dāng)HART設(shè)備沒有進(jìn)行傳輸(靜默)時(shí)，不應(yīng)在HART擴(kuò)展頻帶中將噪聲耦合到網(wǎng)絡(luò)上。噪聲過高可能會(huì)干擾設(shè)備本身或網(wǎng)絡(luò)上其它設(shè)備對(duì)HART信號(hào)的接收。

對(duì)于在500Ω負(fù)載上測(cè)得的電壓噪聲，其包含的擴(kuò)展頻帶中的寬帶噪聲和相關(guān)噪聲總和不能超過2.2 mV rms。此噪聲通過在500Ω負(fù)載上連接HCF_TOOL-31濾波器(可從HART通信基金會(huì)獲得)并將濾波器輸出連接到真均方根測(cè)量?jī)x(參見圖6)來測(cè)量。也可使用示波器來檢查輸出波形峰峰值電壓。

AD5422 輸出電流設(shè)置為4 mA、12 mA和20mA。對(duì)于所有這三個(gè)輸出電流值，有帶通濾波器時(shí)的結(jié)果十分相似，不過電流輸出值增加時(shí)，寬帶寬噪聲也略有增加。在輸出電流為4 mA的情況下，使用和不使用HCF_TOOL-31帶通濾波器時(shí)，測(cè)得的均方根值分別為143μV rms和1.4μV rms。這兩個(gè)值均在要求的2.2 mV rms(使用HART濾波器)和138 mVrms(不使用HART濾波器的寬帶噪聲)規(guī)范內(nèi)。在輸出電流為12 mA的情況下，使用和不使用HCF_TOOL-31帶通濾波器時(shí)，測(cè)得的均方根值分別為158μV rms和2.1μV rms，這兩個(gè)值同樣都在HART協(xié)議規(guī)范要求的范圍內(nèi)。

圖6. HART規(guī)范測(cè)試電路

圖7和圖8分別顯示4 mA和12 mA輸出電流的示波器曲線圖。注意，濾波器的通帶增益為10。每個(gè)曲線圖上的通道1和通道2分別顯示濾波器的輸入和輸出。

圖7. 輸出電流為4 mA時(shí)HART濾波器輸入(通道1)和輸出(通道2)端的噪聲

圖8. 輸出電流為12 mA時(shí)HART濾波器輸入(通道1)和輸出(通道2)端的噪聲

模擬變化率

此規(guī)范可確保當(dāng)設(shè)備調(diào)節(jié)電流時(shí)，模擬電流的最大變化率不會(huì)干擾HART通信。電流的階躍變化會(huì)擾亂HART信號(hào)。仍然使用如圖6所示的相同測(cè)試電路。為進(jìn)行這個(gè)測(cè)試，AD5422被編程為輸出一個(gè)4 mA至20 mA切換的周期波形，該波形在兩個(gè)值上都沒有延遲，以獲得最大變化率。為了符合HART規(guī)范，濾波器輸出端波形的峰值電壓不能大于150 mV。符合這一要求可確保模擬信號(hào)的最大帶寬處于規(guī)定的直流至25 Hz頻帶中。

AD5422輸出從4 mA變?yōu)?0 mA的正常時(shí)間約為10μs。這個(gè)速度顯然太快，而且會(huì)對(duì)HART網(wǎng)絡(luò)造成重大破壞。為了降低變化率，AD5422提供了兩種特性：一是在CAP1和CAP2引腳處連接電容，二是提供內(nèi)部線性數(shù)字壓擺率控制功能(詳情請(qǐng)參考AD5422數(shù)據(jù)手冊(cè))。對(duì)于較快的壓擺率，可在與AD5422通信的控制器/FPGA上實(shí)施一個(gè)非線性數(shù)字斜坡發(fā)生器。

要使帶寬降低到25 Hz以下，需要在CAP1和CAP2引腳處連接非常大的電容值。最佳解決方案是結(jié)合使用外部電容和AD5422的數(shù)字壓擺率控制功能。兩個(gè)電容C1和C2的作用是降低模擬信號(hào)的變化率;不過還不足以滿足規(guī)范。使能壓擺率控制功能可以為變化率的設(shè)置提供靈活性。

圖9. AD5422輸出(通道1)和HART濾波器輸出(通道2)，SR時(shí)鐘= 3，SR階躍= 2，C1 = 4.7 nF，C2 = NC

圖9顯示了AD5422的輸出和HART濾波器的輸出。濾波器輸出端的峰值電壓為82 mV，處于規(guī)定范圍以內(nèi)。壓擺率設(shè)置為SR時(shí)鐘= 3和SR階躍= 2，從4 mA至20 mA的轉(zhuǎn)換時(shí)間設(shè)為約120 ms，C1 = 4.7 nF，C2未連接。如果這個(gè)變化率太低，可以縮短壓擺時(shí)間。采用C1 = 4.7 nF且C2未連接的電路配置時(shí)，可以發(fā)現(xiàn)壓擺時(shí)間設(shè)為80 ms(SR時(shí)鐘= 1，SR階躍= 2)時(shí)，所得到的模擬變化率符合HART規(guī)范。然而，如果將壓擺時(shí)間進(jìn)一步縮短至60 ms(SR時(shí)鐘= 0，SR階躍=2)，則會(huì)導(dǎo)致結(jié)果超出150 mV規(guī)格范圍。從CAP1連接至AVDD的電容可用于抵消濾波器輸出端因壓擺時(shí)間過快而導(dǎo)致的峰值電壓增加。然而，選擇此值時(shí)必須小心，因?yàn)樗鼤?huì)影響“確定外部元件值”部分討論的低通濾波器截止頻率。

圖10顯示了壓擺率控制設(shè)置改為SR時(shí)鐘= 5、SR階躍= 2且C1電容值保持4.7 nF不變的結(jié)果。這樣，轉(zhuǎn)換時(shí)間就會(huì)在240 ms左右。濾波器輸出端的峰值幅度可通過增加C1值、配置更慢的壓擺率或通過兩者的組合來進(jìn)一步降低。

圖10. AD5422輸出(通道1)和HART濾波器輸出(通道2)，SR時(shí)鐘= 5，SR階躍= 2，C1 = 4.7 nF，C2 = NC

瞬態(tài)電壓保護(hù)

AD5422 內(nèi)置ESD保護(hù)二極管，可防止正常操作造成的損害。但是，工業(yè)控制環(huán)境會(huì)使I/O電路遭受高得多的瞬變。為了防止過高瞬態(tài)電壓影響AD5422，可能需要外部功率二極管和浪涌電流限制電阻，如圖1所示。對(duì)電阻值的約束條件(圖1中顯示為18Ω)是，在正常工作期間，IOUT的輸出電平必須保持在其順從電壓限值(AVDD − 2.5 V)以內(nèi)，并且這兩個(gè)保護(hù)二極管和電阻必須具有適當(dāng)?shù)念~定功率。在18Ω的條件下，對(duì)于4 mA至20 mA輸出，引腳處的順從限值降低V = IMAX × R = 0.36 V。 OP184 緩沖器的正輸入端還連接了一個(gè)10 kΩ電阻，用以限制瞬態(tài)期間的電流來保護(hù)放大器。通過瞬態(tài)電壓抑制器(TVS)或瞬態(tài)吸收器可實(shí)現(xiàn)進(jìn)一步的保護(hù)。這些元件包括單向和雙向抑制器，可提供各種各樣的隔離和擊穿電壓額定值。TVS應(yīng)盡量采用最低擊穿電壓定標(biāo)，同時(shí)在電流輸出的功能范圍內(nèi)不導(dǎo)通。建議保護(hù)所有遠(yuǎn)程連接節(jié)點(diǎn)。

在許多過程控制應(yīng)用中，需要在控制器與受控單元之間提供一個(gè)隔離柵，以保護(hù)和隔離控制電路，防止危險(xiǎn)的共模電壓破壞電路。

ADI公司的iCoupler系列產(chǎn)品可隔離高于2.5 kV的電壓。有關(guān)iCoupler產(chǎn)品的詳情，請(qǐng)?jiān)L問 www.analog.com/icouplers為了減少所需隔離器的數(shù)量，CLEAR等非關(guān)鍵信號(hào)可以連到GND;FAULT和SDO可以不連接，從而只需要隔離三個(gè)信號(hào)。不過請(qǐng)注意，F(xiàn)AULT或SDO引腳是訪問AD5422的故障檢測(cè)功能所必需的。

常見變化

圖1所示電路的一個(gè)常見變化是使用 AD5422AD5420，它類似于AD5422，但只有一個(gè)電流輸出。因此，其輸出端沒有OP184緩沖器配置。這種AD5420和AD5700 HART調(diào)制解調(diào)器電路詳見CN-0270。電路筆記CN-0065提供有關(guān)IEC61000兼容解決方案的額外信息，該解決方案適合使用AD5422和ADuM1401數(shù)字隔離器的全隔離式輸出模塊。電路筆記CN-0233包含有關(guān)提供電源和數(shù)據(jù)隔離的信息，所使用的是ADuM3471 PWM控制器和具有四通道隔離器的變壓器驅(qū)動(dòng)器。

如果需要多個(gè)通道，可使用AD5755-1四通道電壓和電流輸出DAC。該產(chǎn)品具有創(chuàng)新型片內(nèi)動(dòng)態(tài)電源控制功能，在電流模式下，可以最大限度地降低封裝功耗。各通道均有一個(gè)相應(yīng)的CHARTx引腳， 因此HART信號(hào)可以耦合至AD5755-1的電流輸出端。

電路評(píng)估與測(cè)試

要構(gòu)建此電路， 需要使用 AD5422評(píng)估板 ( EVAL-AD5422EBZLFCSP P版本)和 AD5700-1評(píng)估板 (EVAL-AD5700-1EBZ)1EBZ)，參見圖11。除了這兩個(gè)評(píng)估板之外，該電路還需要三個(gè)外部電容(C1、CH和CL)、一個(gè)電阻(RH)、一個(gè)負(fù)載電阻(RL)、一個(gè)緩沖放大器以及一個(gè)UART接口。

設(shè)備要求 需要以下設(shè)備：

· AD5422 評(píng)估板( EVAL-AD5422EBZ LFCSP版本)

· AD5700 評(píng)估板( EVAL-AD5700-1EBZ)

· 運(yùn)行Windows® XP的PC，帶USB端口

· 主機(jī)控制器和UART接口(標(biāo)準(zhǔn)微控制器， 例如 ADuC7060)

· 10.8 V至60 V的電源

· 數(shù)字測(cè)試濾波器(HCF_TOOL-31，可從HART通信基金會(huì)獲得)

· 500Ω負(fù)載電阻

· OP184 放大器(位于單獨(dú)的試驗(yàn)板上且?guī)в羞B接線)

· 外部電容C1 (4.7 nF)、CH (8.2 nF)和CL (4.7 nF);電阻RH (27 kΩ)

· Tektronix DS1012B示波器或等同產(chǎn)品

圖11. 測(cè)試設(shè)置框圖

靜默期間噪聲測(cè)量 AD5422 LFCSP

如前文所述，對(duì)于靜默測(cè)試期間的輸出噪聲，AD5700調(diào)制解調(diào)器并未在發(fā)射數(shù)據(jù)(靜默)。AD5422設(shè)置為輸出所需的電流并通過HART通信基金會(huì)帶通濾波器。接著使用Tektronix TDS1012B示波器測(cè)量輸出噪聲;結(jié)果顯示輸出噪聲在HART通信基金會(huì)協(xié)議規(guī)范要求的范圍內(nèi)。

模擬變化率測(cè)量 — AD5422 LFCSP

模擬變化率規(guī)范可確保當(dāng)AD5422調(diào)節(jié)電流時(shí)，模擬電流的最大變化率不會(huì)干擾HART通信。電流的階躍變化會(huì)擾亂HART信號(hào)。為進(jìn)行這個(gè)測(cè)試，AD5422被編程為輸出一個(gè)4 mA至20 mA切換的周期波形，該波形在兩個(gè)值上都沒有延遲，以獲得最大變化率。所用的壓擺率設(shè)置為SR時(shí)鐘= 3和SR階躍= 2，C1設(shè)置為4.7 nF，C2保持開路。

此外，再將SR時(shí)鐘設(shè)置改變?yōu)?而不是3，并保持其它所有設(shè)置和元件值不變，從而進(jìn)一步降低壓擺率，由此另外進(jìn)行測(cè)量;至于相關(guān)影響，可比較圖9和圖10來得出。

靜默期間噪聲測(cè)量 —AD5422 TSSOP

另外還執(zhí)行了額外測(cè)量，以模擬AD5422 TSSOP封裝選項(xiàng)在這種配置下的表現(xiàn);不過，沒有連接在CAP1引腳的電容(C1)(因?yàn)榇似骷腡SSOP版本沒有CAP1引腳)。

雖然與有C1的LFCSP器件相比，沒有C1時(shí)測(cè)得的靜默期間輸出噪聲值更大，但還是在HART通信基金會(huì)協(xié)議規(guī)范要求的范圍內(nèi)。圖12和圖13中的通道2顯示了有HCF_TOOL-31濾波器時(shí)的寬帶噪聲，IOUT為4 mA時(shí)結(jié)果為530μV rms，IOUT為12 mA時(shí)結(jié)果為690μV rms。可將這些曲線圖與圖7及圖8進(jìn)行比較，以體現(xiàn)有無C1的影響如何。

圖12. 無C1且輸出電流為4 mA時(shí)HART濾波器輸入(通道1)和輸出(通道2)端的噪聲

圖13. 無C1且輸出電流為12 mA時(shí)HART濾波器輸入(通道1)和輸出(通道2)端的噪聲

模擬變化率測(cè)量 — AD5422 TSSOP

從模擬變化率測(cè)試的角度來看，無論有無C1，最大峰值結(jié)果都相似。主要區(qū)別在于，沒有C1時(shí)，峰峰值本底噪聲要大得多。圖14和圖15分別是壓擺率為120 ms(SR時(shí)鐘= 3和SR階躍= 2)和240 ms(SR時(shí)鐘= 5和SR階躍= 2)時(shí)的模擬變化率曲線圖。

圖14. AD5422輸出(通道1)和HART濾波器輸出(通道2)，SR時(shí)鐘= 3，SR階躍= 2，C1 = NC，C2 = NC

圖15. AD5422輸出(通道1)和HART濾波器輸出(通道2)，SR時(shí)鐘= 5，SR階躍= 2，C1 = NC，C2 = NC

同樣，可將這些曲線圖與圖9及圖10進(jìn)行比較，以體現(xiàn)有無C1的影響如何。雖然這種電路配置中所用的HART耦合技術(shù)要求采用外部RSET電阻，但請(qǐng)注意，即使該電路的HART部分未實(shí)施，添加緩沖器也會(huì)在使用內(nèi)部RSET電阻時(shí)造成IOUT精度略微降低。因此，在使用這種緩沖器配置將電壓和電流輸出引腳連接在一起時(shí)，建議使用外部RSET電阻。