高線性度CMOS調(diào)幅電路技術(shù)介紹

引言

本文采用±5V電源，設(shè)計出了一種以模擬乘法器為核心電路的輸出信號與控制電壓成高線性度的電路，并且實現(xiàn)了單端控制和單端輸出。它在鎖相環(huán)、自動增益控制、正弦脈寬調(diào)制(SPWM)、模擬運算等方面有著很好的使用和參考價值。

線性化壓控源耦對是本設(shè)計電路的核心單元，要保證該電路處于正常工作狀態(tài)，要求線性輸入范圍較小，約100mV～200mV。設(shè)計中采用有源衰減對輸入信號衰減后再作為線性化壓控源耦對輸入信號，提高了線性輸入范圍，同時也保證了高線性度。另外，還使用比例減法運算電路的倍增功能，將兩端輸出轉(zhuǎn)化為單端輸出，在滿足輸出幅值要求時，可以進(jìn)一步提高輸出與輸入的線性關(guān)系的精度。

模擬信號的幅值調(diào)制在模擬信號處理中應(yīng)用非常廣泛，為了實現(xiàn)調(diào)幅的精確可控制性，

模擬乘法器

該模擬乘法器以線性化壓控源耦對為核心結(jié)構(gòu)，實現(xiàn)了CMOS四相限模擬乘法器。電路基本結(jié)構(gòu)和工作原理如圖1所示

假定M1～M6具有完全相同的幾何尺寸和溝通參數(shù)

流源由Vbias電壓偏置提供飽和電流偏置。且所有的NMOS管子都處于在飽和工作區(qū)，并忽略管子正常工作時的二級效應(yīng)。則有：

式相減：

其中vd=VGS1-VGS2

若存在另外一組同樣結(jié)構(gòu)的電路，設(shè)這兩組電流輸出分別為IO1和 系：IO2，Vb節(jié)點共用，即Vb1=Vb2，讓其構(gòu)成減法電路，則：

Vc2、Vd和兩個電壓乘積的線性控制。考慮到控制的方便并保證所有管子工作在飽和區(qū)，令Vc2=0，VG2=0，則I0l-I02d=KVcVG1，這樣就實現(xiàn)了模擬信號相乘的運算。

有源衰減器和偏置電路

圖2為有源衰減器電路，該結(jié)構(gòu)左右對稱，其輸入電壓Vx和輸出電壓V1均為平衡差動信號，其中M10和M12、M11和M13構(gòu)成兩管的有源衰減器;M8和M9分別以I1和I2為電流源的源極跟隨器，主要完成信號的傳輸以及電平位移，并提供負(fù)載合適的偏置。

設(shè)M10、M11工作處于線性區(qū)，M12、M13工作在飽和區(qū)。忽略二級效應(yīng)溝道調(diào)制和體效應(yīng)，經(jīng)公式推導(dǎo)，輸出信號和輸人信號有如下關(guān)系

可以看出F即為衰減系數(shù)并可以通過調(diào)整M10、M12的寬長比得到合適的F值。

要保證電路正常工作需要提供穩(wěn)定的偏置，圖3給出了偏置電壓Vbias設(shè)M14～M17都工作在飽和區(qū)，M14和M17完全相同且(L，/W)16》(L，w)17忽略所有MOS管的二級效應(yīng)，由于M14和M15的鏡像作用，流過M14和M15管子的電流相等。則有：

可以看出，在所有管子處于飽和狀態(tài)時，輸出電流與電源電壓無關(guān)，表現(xiàn)出對電源較強(qiáng)的抑制，Vbias可以通過M17很容易形成電流鏡像，構(gòu)成偏置電路。

CMOS模擬乘法器電路結(jié)構(gòu)

圖4所示為核心電路模擬乘法器。電路中，M1～M8構(gòu)成Vy+、Vx-的輸入衰減器并實現(xiàn)電平位移，M23～M30構(gòu)成Vx+Vx-的輸入衰減器并實現(xiàn)電平位移;M9～M14構(gòu)成第一個線性壓控源耦對，M15～M20構(gòu)成第二個線性壓控源耦對;M21、M22分別提供源耦對的偏置電流。在電路工作中的輸出電流IO通過電阻R1、R2形成電壓雙端信號輸出。

模擬乘法器仿真結(jié)果

模擬乘法器的各項參數(shù)仿真如圖5、圖6、圖7所示。

圖5中，VY從-4V～+4V，步長為lV，對VX進(jìn)行步長為0.05V的DC掃描。從其直流特性曲線可以看出其線性輸入范圍為±4V，在±4V輸入范圍內(nèi)，非線性誤差小于0.8%，乘法器運算誤差小于l%;當(dāng)輸入范圍為±3V，非線性誤差小于0.4%，運算誤差小于0.6%;隨著輸入范圍縮小，非線性誤差更小，運算誤差也隨之減小。

圖6中上圖為輸入端VY、VX分別為500Hz的正弦波和輸入范圍為0～+4V的調(diào)幅三角波信號;下圖為經(jīng)過模擬乘法器乘法運算后的輸出時域波形圖，其調(diào)制后的波形與輸入有著較好的線性度。

圖7為VX、VY均為3.5V(DC)時對Vy端的AC掃描。從其頻率特性曲線可以看出-3dB帶寬為8.76MHz。

單端輸出的運算電路設(shè)計

由于R1和R2輸出端為電流Io引起的電壓變化，要將電流輸出轉(zhuǎn)化成電壓輸出，需要一個實現(xiàn)減法的電路，由兩個運算放大器構(gòu)成的差分比例運算電路如圖8所示

。

該結(jié)構(gòu)由于輸入端為柵極輸入，所以低頻阻抗非常高，其輸出表達(dá)式為：

可以根據(jù)實際要求調(diào)節(jié)比例電阻Rf1和Rf2的比值，對模擬乘法器的輸出電壓進(jìn)行倍增，可以在滿足輸出幅值的情況下進(jìn)一步縮小線性范圍，從而提高輸出與輸入的線性度。

結(jié)語

該文提出了一種以模擬乘法器為核心電路的輸出信號與控制電壓成高線性度的集成電路設(shè)計，并進(jìn)真，并實現(xiàn)了單端控制，單端輸出電路的控制電路設(shè)計。最后采用驪山微電子公司3μm P阱工藝模型參數(shù)庫對電路參數(shù)進(jìn)行Pspice模擬仿真，研究顯示該電路輸入線性范圍寬，輸出線性度高，值得參考和進(jìn)一步研究。