單片集成編碼器SAA7185及其應(yīng)用
關(guān)鍵詞：數(shù)字視頻編碼器；SAA7185;D/A轉(zhuǎn)換
１ 概述
ＳＡＡ７１８５是ＰＨＩＬＩＰＳ公司的多功能數(shù)字視頻編碼器。它能接收１６／８ｂｉｔ 的４:２:２ 的ＹＵＶ格式、ＣＣＩＲ６５６ 格式或８ｂｉｔ ＭＰＥＧ格式的視頻數(shù)據(jù)，并將其編碼成ＰＡＬ制式、ＮＴＳＣ制式的復(fù)合視頻信號(hào)(ＣＶＢＳ)或Ｓ－Ｖｉｄｅｏ方式的Ｙ／Ｃ分量信號(hào)和復(fù)合全電視信號(hào)。ＳＡＡ７１８５先進(jìn)高度的靈活性和多種方式的輸入和輸出接口特性使其能夠完成多種轉(zhuǎn)換，從而使得ＳＡＡ７１８５可以廣泛應(yīng)用于ＶＣＤ小影碟機(jī)、放映機(jī)和數(shù)字電視等許多系統(tǒng)中。它的主要特點(diǎn)有：
● 是一種數(shù)字ＰＡＬ／ＮＴＳＣ電視制式編碼器；
● 具有８ｂｉｔ ＭＰＥＧ和１６ｂｉｔ ＹＵＶ輸入端口；
● 可選擇Ｉ２Ｃ總線或ＭＰＵ并行兩種控制方式；
● 編碼器有主、從兩種工作方式；
● 輸入行、場(chǎng)同步和輸出行同步相位可編程；
● 可對(duì)輸出同步信號(hào)和消隱信號(hào)的上升／下降時(shí)間進(jìn)行控制；
● 可以同時(shí)輸出復(fù)合視頻信號(hào)(ＣＶＢＳ)和Ｓ－Ｖｉｄｅｏ方式的Ｙ／Ｃ分量信號(hào)和復(fù)合全電視信號(hào)。
２ 引腳功能
ＳＡＡ７１８５的引腳排列如圖１（頂視圖）所示。它采用ＰＬＣＣ６８封裝。各引腳的功能及說(shuō)明如表１所列。
表1 SAA7185的引腳功能描述
| 管 腳 | 名 稱 | I/O/P/G | 功 能 描 述 |
| 1，8，19，28，35，42，62 | VSSD1-7 | G | 數(shù)字地 |
| 2～5 | DP4～7 | I/O | 數(shù)據(jù)口的高4位。如果管腳68（SEL-MPU）為高電平，這些端口就是并行MPU數(shù)據(jù)總線接口；否則，就是視頻數(shù)據(jù)的UV數(shù)據(jù)端口 |
| 6 | RCV1 | I/O | 視頻光柵控制端口1。取決于同步模式，該管腳接收或提供一個(gè)VS/FS/FSEQ信號(hào) |
| 7 | RCV2 | I/O | 視頻光柵控制端口2。取決于同步模式，該管腳接收或提供一個(gè)VS/HREF/CBL信號(hào) |
| 9～16 | VP0～VP7 | O | 視頻端口。兼容CCIR 656格式的輸入視頻數(shù)據(jù)，如果輸入的是16比特的DIG-TV2格式的數(shù)據(jù)，則它們就是Y數(shù)據(jù)輸入端口 |
| 17，37，67 | VDDD1-3 | P | 數(shù)字供電 |
| 18 | SEL-ED | I | 選擇解碼器的輸入數(shù)據(jù)，來(lái)自于MPEG端口或視頻端口 |
| 20～27 | MP7～MP0 | I | MPEG端口。是一個(gè)支持CCIR 656格式的復(fù)用的YUV數(shù)據(jù)輸入端口 |
| 17，37，67 | VDDD1-3 | P | 數(shù)據(jù)供電 |
| 18 | SEL-ED | I | 選擇解碼器的輸入數(shù)據(jù)，來(lái)自于MPEG端口或視頻端口 |
| 2027 | MP7MP0 | I | MPEG端口。是一個(gè)支持CCIR 656格式的復(fù)用的YUV數(shù)據(jù)輸入端口 |
| 29 | RCM1 | I | MPEG光柵控制端口1。該管腳提供一個(gè)VS/FS/FSEQ信號(hào) |
| 30 | RCM2 | I | MPEG光柵控制端口2。該管腳提供一個(gè)HS信號(hào) |
| 31 | KEY | I | OSD的關(guān)鍵信號(hào)。高有效 |
| 3234 | OSD0-2 | O | 內(nèi)部OSD查詢表的索引 |
| 36 | CDIR | I | 時(shí)鐘方向。如果CDIR為高電平，電路接收時(shí)鐘信號(hào)，否則，LLC和CREF信號(hào)都由內(nèi)部晶振產(chǎn)生 |
| 38 | LLC | I/O | 行鎖定時(shí)鐘 |
| 39 | CREF | I/O | 時(shí)鐘參考信號(hào) |
| 40 | XTALO | O | 晶振輸出 |
| 41 | XYALI | I | 晶振輸入。如果不用，該管腳應(yīng)接地 |
| 43 | RTCI | I | 實(shí)時(shí)控制輸入 |
| 44，45 | AP，SP | I | 測(cè)試管腳 |
| 46，47 | VREFL，VREFH | P | DAC的低參考電壓輸入和高參考電壓輸入 |
| 48，50，54，56 | VDDA1-4 | P | 模擬供電 |
| 49 | CHROMA | O | 色度信號(hào)的模擬輸出 |
| 51 | Y | O | 亮度信號(hào)的模擬輸出 |
| 52 | VSSA | G | DAC和輸出放大器的模擬地 |
| 53 | CVBS | O | CVBS信號(hào)的模擬輸出 |
| 55 | II | I | 輸出放大器的電流輸入 |
| 57 | RESET | I | 復(fù)位輸入 |
| 58 | DTACK | O | 并行MPU接口的數(shù)據(jù)應(yīng)答輸出。低有效；否則，為高阻 |
| 59 | RW/SDA | I/O | 如果管腳68（SEL-MPU）為高電平，該管腳為MPU接口的地址信號(hào)；否則，為I2C總線的串行數(shù)據(jù)輸入/輸出 |
| 60 | A0/SDA | I/O | 如果管腳68（SEL-MPU）為高電平，該管腳為MPU接口的地址信號(hào)；否則，為I2C總線的串行數(shù)據(jù)輸入/輸出 |
| 61 | CS/SA | I/O | 如果管腳68（SEL-MPU）為高電平，該管腳為MPU接口的片選信號(hào)；否則，為I2C總線的子地址選擇管腳 |
| 63～66 | DP0～DP3 | I | 如果管腳68（SEL-MPU）為高電平，這是并行MPU接口的數(shù)據(jù)總線的低4比特；否則，為視頻數(shù)據(jù)的UV數(shù)據(jù) |
| 68 | SEL-MPU | I | 如果為高電平，則并行MPU接口有效；否則，I2C總線接口有效 |
３ 工作原理
ＳＡＡ７１８５的內(nèi)部功能框圖如圖２所示，下面介紹其工作原理。
３．１ 數(shù)據(jù)的輸入
兼容ＭＰＥＧ的ＳＡＡ７１８５數(shù)字視頻解碼器可以將數(shù)字亮度和色度信號(hào)編碼成模擬ＣＶＢＳ（復(fù)合視頻信號(hào)），同時(shí)也可以將其編碼成Ｓ－Ｖｉｄｅｏ信號(hào)（Ｙ／Ｃ分離的分量信號(hào)和復(fù)合全電視信號(hào)）。器件中的數(shù)模轉(zhuǎn)換器(ＤＡＣ)具有１０－ｂｉｔ的分辨率，編碼器提供有３路８－ｂｉｔ寬度的數(shù)據(jù)端口，以滿足不同的應(yīng)用。ＭＰＥＧ端口（ＭＰ）和視頻端口（ＶＰ）均可接收復(fù)合的ＹｃｒＣｂ數(shù)據(jù)。視頻端口（ＶＰ）也可以處理兼容ＤＩＧ－ＴＶ２系列的１６－ｂｉｔ ＹＵＶ信號(hào)，此時(shí)數(shù)據(jù)口（ＶＰ）用于Ｕ／Ｖ信號(hào)。另外，數(shù)據(jù)口也可以作為８－ｂｉｔ數(shù)據(jù)寬度的微處理器接口。
３．２ 輸出接口
在輸出接口上，被編碼的Ｙ和Ｃ信號(hào)以１０－ｂｉｔ的分辨率從數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)，同時(shí)Ｙ和Ｃ信號(hào)也被合成為１０－ｂｉｔ ＣＶＢＳ信號(hào)。在合成前，亮度信號(hào)被送到更深一級(jí)的濾波器，以抑制信號(hào)中的副載波。這樣可減小色失真，這對(duì)具有標(biāo)準(zhǔn)ＣＶＢＳ信號(hào)輸入的電視機(jī)來(lái)說(shuō)是非常有益的。同步脈沖的斜度不受任何有效色失真的影響。而輸出的ＣＶＢＳ信號(hào)和Ｙ、Ｃ信號(hào)具有同樣的處理延時(shí)。數(shù)模轉(zhuǎn)換器(ＤＡＣ)的輸出電壓可通過(guò)軟件設(shè)置到最小的輸出電壓，以滿足特殊的需求。
圖2
３．３ 同步
該編碼器可以工作于主、從兩種模式。
在從模式下，電路在雙向端口ＲＣＶ１接收同步脈沖。與ＶＰ(和ＤＰ)的視頻信號(hào)有關(guān)的定時(shí)和觸發(fā)特性可以通過(guò)對(duì)ＲＣＶ１的極性和片上延時(shí)進(jìn)行編程來(lái)加以改變。如果水平相位不受ＲＣＶ１的影響，那么可通過(guò)ＲＣＶ２管腳來(lái)提供水平相位，而定時(shí)和觸發(fā)特性也可以通過(guò)ＲＣＶ２來(lái)改變。如果垂直和水平脈沖來(lái)自于ＲＣＶ１，則ＲＣＶ２可以用于水平或復(fù)合消隱的輸入或輸出。
在主模式下，電路的時(shí)基可以連續(xù)地自由運(yùn)行。在ＲＣＶ１端口，ＩＣ可輸出具有２．５或３行時(shí)延的場(chǎng)同步信號(hào)（ＶＳ）、奇／偶場(chǎng)信號(hào)（ＯＤＤ／ＥＶＥＮ）、或場(chǎng)序列信號(hào)（ＦＳＥＱ）；而在ＲＣＶ２端口，ＩＣ可以提供可編程的開(kāi)始和結(jié)束水平相位。ＲＣＶ１或ＲＣＶ２端口的輸出脈沖相位與ＶＰ端口有關(guān)，兩種信號(hào)的極性都是可選擇的。
３．４ 控制接口
ＳＡＡ７１８５有兩種控制接口：Ｉ２Ｃ總線接口和８－ｂｉｔ并行微處理器接口。Ｉ２Ｃ總線接口是一個(gè)標(biāo)準(zhǔn)的從收發(fā)器，支持７－ｂｉｔ從地址和１００ｋｂｉｔｓ／ｓ 的發(fā)送速率，它有一個(gè)帶自動(dòng)增量功能的８－ｂｉｔ的子地址。除了一個(gè)可讀的狀態(tài)字外，其它所有的寄存器只可進(jìn)行寫(xiě)操作。
并行接口包括兩個(gè)寄存器，一個(gè)具有自增量功能，它包含有控制寄存器當(dāng)前的地址。另一個(gè)包含有實(shí)際的數(shù)據(jù)。當(dāng)前的地址寄存器可以映射到相應(yīng)的控制寄存器。狀態(tài)字只能通過(guò)一個(gè)通往地址寄存器的讀通道隨意讀出，沒(méi)有提供其它的讀通道。
４ 典型應(yīng)用
圖３是ＳＡＡ７１８５的一個(gè)應(yīng)用電路。其中電路的模擬和數(shù)字電源均為５Ｖ。該電路為 ＶＣＤ小影碟機(jī)和多媒體電影解壓卡中常用的數(shù)字編碼電路，系統(tǒng)中的輸入數(shù)據(jù)可以是１６比特ＹＵＶ方式，也可是ＣＣＩＲ６５６格式。圖中輸入的是８比特ＭＰＥＧ－１數(shù)據(jù)，采用與ＣＣＩＲ６５６兼容的方式。在該系統(tǒng)中，ＳＡＡ７１８５編碼器工作于主模式。
下載文檔
