AMBE-1000語音壓縮芯片的工作原理及硬件接口

　AMBE是基于MBE技術的低比特率、高質(zhì)量語音壓縮算法，具有語音音質(zhì)好和編碼波特率低等優(yōu)點，并植于DVSI公司的AMBE-1000語音壓縮芯片內(nèi)。該芯片是一高性能的多速率語音編碼/解碼芯片，其語音編碼/解碼速率可以在2400～9600b/s之間，以50b的間隔變化。在芯片內(nèi)部有相互獨立的語音編碼和解碼通道，可同時完成語音的編碼和解碼任務;并且所有的編碼和解碼操作都在芯片內(nèi)部完成，不需要外擴的存儲器。AMBE-1000的這些特性使它非常適合于數(shù)字語音通信、加密語音通信以及其它需要對語音進行數(shù)字處理的場合。

　　2 AMBE-1000 的工作原理及硬件接口

　　2.1 基本工作流程

　　簡單地說，AMBE-1000的工作過程如圖1所示。AMBE-1000可看成由兩個分開的編碼器和解碼器組成。編碼器接收8kHz的語音數(shù)據(jù)采樣流(如16位線性的，8位A律的或8位U律的)和輸出一個期望的波特 率的信道數(shù)據(jù)流。反之，解碼器接收一個信道數(shù)據(jù)流并合成一個語音數(shù)據(jù)流。AMBE-1000的編碼器和解碼器的接口時序是完全異步的。

　　2.2 信道接口

　　信道接口用于描述從編碼器輸出的壓縮比特流和輸入到解碼器的壓縮比特流。該接口也可輸出狀態(tài)信息，例如可以檢測是否有雙音多頻(DTMF)的語音信號輸入。此外，該接口對編/解碼器執(zhí)行更復雜的控制操作(通常在初始化時)。這些控制功能包括語音和糾錯碼速度的選擇、A/D-D/A芯片的設備。在多數(shù)的語音傳輸系統(tǒng)中，實際編碼比特流以一定格式從信道中摘錄出來，并和系統(tǒng)信息合在一起構成系統(tǒng)傳送數(shù)據(jù)流，通過傳輸信道發(fā)送;在接收端被摘錄出來，并通過解碼器構成AMBE-1000所需格式的數(shù)據(jù)流。

　　AMBE-1000有多種工作模式：并行和串行、有幀和無幀格式、主動和被動。其中，并行被動幀模式是最靈活和實用的一種工作模式。通過上拉電阻和撥位開關與相應的接口選擇引腳相連，就可以選擇相應的工作模式。通過采用上述的方法，就可通過選擇開關在2400～9600b/s和50～4750b/s間自由選擇語音速率和糾錯碼速率。在串行主動模式下，AMBE-1000的工作時鐘為27MHz，CHS_O_CLK的時鐘為4.5MHz(27MHz/6)，即在0.22μs內(nèi)需讀取1位數(shù)據(jù)。即使單片機工作在24MHz下，也無法讀取該數(shù)據(jù)，故須采用被動方式，這樣就可以自己設置CHS_O_CLK的時鐘，可該時鐘也需要滿足在20ms內(nèi)能夠讀取34字節(jié)的數(shù)據(jù)(即1幀數(shù)據(jù));同時并口占用較多的接口資源，故采用串行被動幀模式，其硬件連接如圖2所示。

　　2.3 數(shù)據(jù)格式

　　AMBE-1000的數(shù)據(jù)在有幀格式下，每幀由17個字組成。編碼器每20ms輸出17個字，而解碼器則要接收17個字。每幀的前5個字由幀標志(Header)、識別標志(ID)、狀態(tài)(輸出)或控制(輸入)信息組成，其余的12個字構成編碼/解碼數(shù)據(jù)。這12個字共192位是AMBE-1000以9600b/s方式工作的最大數(shù)據(jù)率(192b/幀×50幀/s=9600b/s)。當編碼/解碼的數(shù)據(jù)率低于9600b/s時，不足的位補0。需要注意的是，無論AMBE-1000工作在什么速率，所有272位(17字×16b=272b)的幀數(shù)據(jù)(包括任何未用的結尾零)都必須從編碼器輸出或輸入解碼器。無幀格式只能用于串行模式。

　　2.4 AMBE-1000 和TLC32044 的接口電路

　　AMBE-1000要求A/D、D/A的語音數(shù)據(jù)與串行的方式輸入、輸出。該接口電路的關鍵是語音數(shù)據(jù)的幀同步，其硬件接口電路如圖3所示。其中5.184MHz作為TLC32044的工作時鐘，同時也作為D觸發(fā)器的觸發(fā)脈沖。由TLC32044產(chǎn)生的移位脈沖(SHIFT CLK)，用于實現(xiàn)比特位的同步傳輸。通過設置C_SEL0-2為010，來選擇TLC32044芯片。

　　2.5 時鐘和復位

　　AMBE-1000的工作時鐘為26～30MHz。它有3種輸入方式：TTL時鐘源直接輸入、CMOS時鐘源或振蕩器直接輸入、采用晶體振蕩電路輸入。在此系統(tǒng)中，時鐘采用晶體振蕩電路輸入。有效復位信號為低電平，并且須持續(xù)6個時鐘周期以上。

　　3 外圍接口電路

　　3.1 TLC32044 的工作原理

　　語音信號的數(shù)字處理少不了語音信號的A/D與D/A轉(zhuǎn)換。在本次設計中，選用美國TI公司生產(chǎn)的一種14位動態(tài)可調(diào)的高精度可編程A/D、D/A的TLC32044芯片。如圖4所示，TLC32044由反混迭輸入濾波器、A/D、D/A、輸出重構濾波器等組成。模擬和數(shù)字地、模擬和數(shù)字電源的分開可降低噪聲和保證一個寬的動態(tài)范圍。模擬電路部分采用差分電路以使噪聲達到最小。TLC32044還具采樣頻率可編程，其采樣頻率可在7.2kHz～19.2kHz范圍內(nèi)用軟件控制，它可工作在同步字、字節(jié)傳輸和異步字、字節(jié)傳輸?shù)?種工作狀態(tài)，分別采用16bit字或8bit字節(jié)串行通信方式，最高具有14bit的轉(zhuǎn)換精度，只需外部提供一個5.184MHz的時鐘便可工作。該芯片通過編程可同時容納2路模擬信號輸入。系統(tǒng)上電(或復位)后則按其默認的工作方式工作，即按16bit字或8bit字節(jié)串行通信方式，最高具有14bit的轉(zhuǎn)換精度，只需外部提供一個5.184MHz的時鐘便可工作。該芯片通過編程可同時容納2路模擬信號輸入。系統(tǒng)上電(或復位)后則按其默認的工作方式工作，即按16bit字同步串行通信，采樣頻率為8kHz。欲改變TLC32044的工狀態(tài)，可通過編程并把控制字經(jīng)由DX腳送入TLC32044。

　　在DR時序中的D1、D0位是空的，A/D轉(zhuǎn)換的有效精度是D15～D2;而DX時序中的D1、D0位是作為控制位用的。FSR和FSX分別為接收與發(fā)送幀同步信號，為8kHz。在同步工作方式下，兩者完全相同。

　　3.2 TLC32044 的外圍接口電路

　　為了實現(xiàn)系統(tǒng)的語音輸入和輸出，同時保證有效的增益，須對輸入輸出的語音信號進行放大，電路如圖5所示。在該系統(tǒng)中，采用高性能低噪聲的LM1458放大器，通過20kΩ的可調(diào)電位器來調(diào)整輸入輸出語音信號的增益。在該電路中需要-5V電源，而一般電路僅提供+5V電源，故在電路設計上采用MAX660芯片，實現(xiàn)+5V～-5V電源的轉(zhuǎn)換。這樣，整個電路就可用單一電源供電。

　　 系統(tǒng)分析

　　語音壓縮系統(tǒng)框圖如圖6所示。該系統(tǒng)可以自主選擇工作速率。在串行主動有幀模式下?？梢园?strong>AMBE-1000的串行輸入輸出腳相互短接，進行系統(tǒng)自檢，以確認系統(tǒng)是否正常。在系統(tǒng)設計時，須注意模擬地和數(shù)字地的區(qū)分，避免背景噪聲的引入。該電路設計已運用于智能通信終端的端語音壓縮，可減少語音的數(shù)據(jù)量，同時可增加話音的保密性。時該電路也可用于固態(tài)采訪機，只須加上可擦寫的Flash芯片及控制鍵即可。