一種新型的鎖相技術—柔性鎖相環(huán)路及其控制方案研究
摘要:動態(tài)電壓恢復器(DVR)是一種新型電能質量調節(jié)裝置,它能有效抑制電網(wǎng)電壓波動對敏感負載的影響。介紹了應用于DVR的一種新型的鎖相技術—柔性鎖相環(huán)路〔soft phase locked loop(SPLL)〕和以此為基礎的控制方案。 關鍵詞:動態(tài)電壓恢復器;鎖相技術;電壓跌落 1 概述 動態(tài)電壓恢復器(dynamic voltage restorers簡稱DVR)是一種保證電網(wǎng)供電質量的新型電力電子設備,主要用于補償供電電網(wǎng)產(chǎn)生的電壓跌落,閃變和諧波等。它的基本結構和在電網(wǎng)中的接入方式如圖1所示。DVR本身相當于一個受控電壓源[1],它可在電源和敏感負載之間插入一個任意幅值和相位的電壓。當電源電壓畸變時,通過改變DVR的電壓,達到穩(wěn)定敏感負載電壓的目的。 圖1 動態(tài)電壓恢復器的結構和連接圖 DVR的主要補償對象是電網(wǎng)電壓的跌落,閃變和諧波,因此,要求其控制系統(tǒng)應具有足夠的響應速度,同時,對畸變的輸入電壓應具有很強的抑制作用。本文提出的基于瞬時無功理論[3]的柔性鎖相環(huán)路(SPLL)[4]和以此為基礎的控制方案能夠很好地達到這一要求。 2 柔性鎖相環(huán)路 為實現(xiàn)以DVR補償電源側畸變電壓的目的,則獲得電源側電壓的相位是首要的任務。獲得相位信息的方法有過零比較,最小二乘法,小波分析等多種方法。過零比較結構簡單,實現(xiàn)較為容易,但動態(tài)響應速度慢,對畸變電壓的抑制較差;最小二乘法動態(tài)響應速度快,能準確地鎖定正序電壓的相位,但輸入電壓存在諧波時性能較差;小波分析性能較好,但結構復雜,實現(xiàn)起來較為困難。 本文介紹的SPLL結構比較簡單,動態(tài)響應速度快,對畸變輸入電壓有很強的抑制作用。 SPLL的基本結構如圖2所示。把三相輸入電壓采樣后做32變換,即把電壓轉換到αβ坐標系中。再經(jīng)pq變換得到uq,變換所使用的角度是鎖相的輸出θ*,uq的值代表輸入電壓a相相位和鎖相輸出相位θ*的差,然后利用一個PI環(huán)節(jié)將該差調整到零,從而達到相位捕獲的目的。下面對原理做詳細闡述。
圖2 SPLL的控制流程圖 如果輸入三相電源電壓中僅含三相基波正序,則設輸入三相電壓為 ua=Usin(ω1t+φ) ub=Usin(ω1t-+φ)(1) uc=Usin(ω1t-+φ) 式中:ω1為角頻率; φ為相位。 經(jīng)過C32變換由三相變至兩相,有 ==(2) 如果,此時鎖相環(huán)輸出的角頻率為ω,相位為0,則利用鎖相環(huán)輸出的角度進行pq變換,有 ==(3) 頻率沒有鎖定時,uq是一個交流分量,在頻率鎖定,相位沒有鎖定時,它是一個直流分量,其大小代表鎖相輸入與輸出之間的相位差信息。在頻率,相位完全捕獲的情況下,有ω1=ω,φ=0,此時uq=0,它是恒定的直流分量,而且它并不隨電源電壓幅值的變化而變化。可以看出,只有頻率和相位完全捕獲的情況下才有uq=0,所以通過把uq調節(jié)為0,就可以達到鎖相的目的,該結構利用PI環(huán)節(jié)達到這一目的。同時,因在數(shù)字系統(tǒng)中正弦和余弦的值靠查表得到,所以θ*的值不能太大,故每隔一個工頻周期復位一次。 ua=[U1nsin(nω t+φ1n)+U2nsin(nωt+φ2n)] ub=[U1nsin(nωt+φ1n-120°)+U2nsin(nω t+φ2n+120°)] uc=[U1nsin(nωt+φ1n+120°)+U2nsin(nω t+φ2n-120°)](4) 式中:下標為1的表示正序,下標為2的表示負序; n表示諧波次數(shù)(當n等于1時表示基波); U表示電壓有效值; φ表示初相角; ω為電網(wǎng)電壓角頻率。 從而可以得到 uq=U1nsin[(n-1)ωt+φ1n]-U2nsin[(n+1)ωt+φ2n](5) 由式(5)可以看出,僅有基波正序轉換為直流分量,其他分量經(jīng)過轉換都是頻率較高的分量。經(jīng)過濾波,將這些高頻分量濾除,則SPLL的輸出就不受負序、零序和諧波的影響。這就保證了在畸變輸入電壓的情況下,SPLL能夠正確地鎖定輸入電壓的基波正序。關于濾波,因系統(tǒng)中存在兩個積分環(huán)節(jié),對高頻分量有較強的抑制作用,所以,一般不需要額外的濾波環(huán)節(jié)。但是當在三相輸入電壓嚴重不平衡時,負序分量很大,若要將其完全濾除,所需時間較長,從而影響系統(tǒng)的動態(tài)響應時間。為此,可在pq后加入一個濾波環(huán)節(jié)來加速負序分量的濾除,如圖3所示,從而在保證濾除負序分量的情況下,系統(tǒng)有較短的動態(tài)響應時間。
圖3 改進的SPLL結構框圖 3 以SPLL為基礎的控制方案 由式(3)可知,uq代表輸入電壓的相位信息,up代表輸入電壓的幅值信息。在相位鎖定的情況下,前者為零,后者是一僅和幅值有關的直流分量。利用uq構建SPLL達到鎖相的目的,而利用up可將理想負載電壓轉換為一常數(shù)和實際輸入的電源側電壓經(jīng)轉換后相減,得到有功分量上需要補償?shù)闹担俳?jīng)反變換即可得到最終的指令。其控制框圖如圖4所示。 圖4 利用瞬時無功獲得指令 圖4中的上半部分是SPLL,它保證準確的鎖定電源側畸變輸入電壓的基波正序相位;下半部分是為保持負載電壓有恒定的幅值。這種方案對電壓的幅值和相位分開考慮,物理意義比較明顯。而且,若目標補償電壓的幅值改變,僅須對目標輸入up*進行修改,所以比較靈活。如果使用空間矢量PWM調制(SVPWM)就不須對指令進行反變換,從而節(jié)省大量資源,該方案就更為適用。 使用這種控制方案,得到DVR的補償指令,通過三角波比較等跟蹤方式控制逆變器的工作,即可達到補償畸變電壓的目的。其流程如圖5所示。 圖5 DVR工作流程圖 4 試驗結果 以一臺三相四線制6kW的DVR為平臺,對該控制方案進行試驗驗證??刂品桨傅膶崿F(xiàn)采用TI公司的DSP2000系列的C32。利用此裝置進行電壓跌落下的鎖相和補償試驗。 圖6是三相輸入電壓中a相電壓和鎖相輸出的電壓波形,可以看出,該鎖相方式具有很快的響應速度,很好的精度,并且對畸變電壓有很強的抑制作用。
圖6 a相輸入電壓和SPLL輸出 圖7是采用本文所提出的控制方案時,補償電壓跌落的試驗結果??梢钥闯?,此時負載電壓和網(wǎng)側電壓同相位,網(wǎng)側的電壓跌落和諧波得到了很好的補償。 圖7 網(wǎng)側電壓和補償后的負載電壓 5 結語 本文提出了一種以瞬時無功理論為基礎的鎖相方式——SPLL和以此為基礎的控制方案,由理論分析和試驗驗證可以看出SPLL的動態(tài)響應速度快,同時,對畸變輸入電壓有很強的抑制作用,而控制方案具有物理意義明顯,動態(tài)響應速度快,控制靈活簡便和補償效果好等優(yōu)點。該方案對DVR控制方案的研制提供了一種新的選擇。
假設三相輸入電源電壓畸變即電壓中含有零序、負序和諧波分量。對于零序,做C32變換后其值為0,對結果沒有影響,所以不予考慮。此時的三相電壓為