一種新型的鎖相技術(shù)—柔性鎖相環(huán)路及其控制方案研究

時(shí)間：2012-09-05 23:16:02

關(guān)鍵字：控制方案鎖相技術(shù) 鎖相環(huán)路 BSP

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]摘要：動(dòng)態(tài)電壓恢復(fù)器（DVR）是一種新型電能質(zhì)量調(diào)節(jié)裝置，它能有效抑制電網(wǎng)電壓波動(dòng)對(duì)敏感負(fù)載的影響。介紹了應(yīng)用于DVR的一種新型的鎖相技術(shù)—柔性鎖相環(huán)路〔soft phase locked loop(SPLL)〕和以此為基礎(chǔ)的控制

摘要：動(dòng)態(tài)電壓恢復(fù)器（DVR）是一種新型電能質(zhì)量調(diào)節(jié)裝置，它能有效抑制電網(wǎng)電壓波動(dòng)對(duì)敏感負(fù)載的影響。介紹了應(yīng)用于DVR的一種新型的鎖相技術(shù)&mdash;柔性鎖相環(huán)路〔soft phase locked loop(SPLL)〕和以此為基礎(chǔ)的控制方案。

關(guān)鍵詞：動(dòng)態(tài)電壓恢復(fù)器；鎖相技術(shù)；電壓跌落

1 概述

動(dòng)態(tài)電壓恢復(fù)器（dynamic voltage restorers簡(jiǎn)稱DVR）是一種保證電網(wǎng)供電質(zhì)量的新型電力電子設(shè)備，主要用于補(bǔ)償供電電網(wǎng)產(chǎn)生的電壓跌落，閃變和諧波等。它的基本結(jié)構(gòu)和在電網(wǎng)中的接入方式如圖1所示。DVR本身相當(dāng)于一個(gè)受控電壓源[1]，它可在電源和敏感負(fù)載之間插入一個(gè)任意幅值和相位的電壓。當(dāng)電源電壓畸變時(shí)，通過改變DVR的電壓，達(dá)到穩(wěn)定敏感負(fù)載電壓的目的。

圖1 動(dòng)態(tài)電壓恢復(fù)器的結(jié)構(gòu)和連接圖

DVR的主要補(bǔ)償對(duì)象是電網(wǎng)電壓的跌落，閃變和諧波，因此，要求其控制系統(tǒng)應(yīng)具有足夠的響應(yīng)速度，同時(shí)，對(duì)畸變的輸入電壓應(yīng)具有很強(qiáng)的抑制作用。本文提出的基于瞬時(shí)無功理論[3]的柔性鎖相環(huán)路（SPLL）[4]和以此為基礎(chǔ)的控制方案能夠很好地達(dá)到這一要求。

2 柔性鎖相環(huán)路

為實(shí)現(xiàn)以DVR補(bǔ)償電源側(cè)畸變電壓的目的，則獲得電源側(cè)電壓的相位是首要的任務(wù)。獲得相位信息的方法有過零比較，最小二乘法，小波分析等多種方法。過零比較結(jié)構(gòu)簡(jiǎn)單，實(shí)現(xiàn)較為容易，但動(dòng)態(tài)響應(yīng)速度慢，對(duì)畸變電壓的抑制較差；最小二乘法動(dòng)態(tài)響應(yīng)速度快，能準(zhǔn)確地鎖定正序電壓的相位，但輸入電壓存在諧波時(shí)性能較差；小波分析性能較好，但結(jié)構(gòu)復(fù)雜，實(shí)現(xiàn)起來較為困難。

本文介紹的SPLL結(jié)構(gòu)比較簡(jiǎn)單，動(dòng)態(tài)響應(yīng)速度快，對(duì)畸變輸入電壓有很強(qiáng)的抑制作用。

SPLL的基本結(jié)構(gòu)如圖2所示。把三相輸入電壓采樣后做32變換，即把電壓轉(zhuǎn)換到αβ坐標(biāo)系中。再經(jīng)pq變換得到u_q，變換所使用的角度是鎖相的輸出θ^＊，u_q的值代表輸入電壓a相相位和鎖相輸出相位θ^＊的差，然后利用一個(gè)PI環(huán)節(jié)將該差調(diào)整到零，從而達(dá)到相位捕獲的目的。下面對(duì)原理做詳細(xì)闡述。

圖2 SPLL的控制流程圖

如果輸入三相電源電壓中僅含三相基波正序，則設(shè)輸入三相電壓為

u_a=U_sin(ω₁t＋φ)

u_b=U_sin(ω₁t－＋φ)（1）

u_c=U_sin(ω₁t－＋φ)

式中：ω₁為角頻率；

φ為相位。

經(jīng)過C₃₂變換由三相變至兩相，有

==（2）

如果，此時(shí)鎖相環(huán)輸出的角頻率為ω，相位為0，則利用鎖相環(huán)輸出的角度進(jìn)行pq變換，有

==（3）

頻率沒有鎖定時(shí)，u_q是一個(gè)交流分量，在頻率鎖定，相位沒有鎖定時(shí)，它是一個(gè)直流分量，其大小代表鎖相輸入與輸出之間的相位差信息。在頻率，相位完全捕獲的情況下，有ω₁=ω，φ=0，此時(shí)u_q=0，它是恒定的直流分量，而且它并不隨電源電壓幅值的變化而變化?？梢钥闯?，只有頻率和相位完全捕獲的情況下才有u_q=0，所以通過把u_q調(diào)節(jié)為0，就可以達(dá)到鎖相的目的，該結(jié)構(gòu)利用PI環(huán)節(jié)達(dá)到這一目的。同時(shí)，因在數(shù)字系統(tǒng)中正弦和余弦的值靠查表得到，所以θ^＊的值不能太大，故每隔一個(gè)工頻周期復(fù)位一次。
假設(shè)三相輸入電源電壓畸變即電壓中含有零序、負(fù)序和諧波分量。對(duì)于零序，做C₃₂變換后其值為0，對(duì)結(jié)果沒有影響，所以不予考慮。此時(shí)的三相電壓為

u_a=[U_1nsin(nω t＋φ_1n)＋U₂_nsin(nωt＋φ₂_n)]

u_b=[U_1nsin(nωt＋φ_1n－120°)＋U₂_nsin(nω t＋φ₂_n＋120°)]

u_c=[U_1nsin(nωt＋φ_1n＋120°)＋U₂_nsin(nω t＋φ₂_n－120°)](4)

式中：下標(biāo)為1的表示正序，下標(biāo)為2的表示負(fù)序；

n表示諧波次數(shù)(當(dāng)n等于1時(shí)表示基波)；

U表示電壓有效值；

φ表示初相角；

ω為電網(wǎng)電壓角頻率。

從而可以得到

u_q=U_1nsin[(n－1)ωt＋φ_1n]－U₂_nsin[(n＋1)ωt＋φ₂_n]（5）

由式（5）可以看出，僅有基波正序轉(zhuǎn)換為直流分量，其他分量經(jīng)過轉(zhuǎn)換都是頻率較高的分量。經(jīng)過濾波，將這些高頻分量濾除，則SPLL的輸出就不受負(fù)序、零序和諧波的影響。這就保證了在畸變輸入電壓的情況下，SPLL能夠正確地鎖定輸入電壓的基波正序。關(guān)于濾波，因系統(tǒng)中存在兩個(gè)積分環(huán)節(jié)，對(duì)高頻分量有較強(qiáng)的抑制作用，所以，一般不需要額外的濾波環(huán)節(jié)。但是當(dāng)在三相輸入電壓嚴(yán)重不平衡時(shí)，負(fù)序分量很大，若要將其完全濾除，所需時(shí)間較長(zhǎng)，從而影響系統(tǒng)的動(dòng)態(tài)響應(yīng)時(shí)間。為此，可在pq后加入一個(gè)濾波環(huán)節(jié)來加速負(fù)序分量的濾除，如圖3所示，從而在保證濾除負(fù)序分量的情況下，系統(tǒng)有較短的動(dòng)態(tài)響應(yīng)時(shí)間。

圖3 改進(jìn)的SPLL結(jié)構(gòu)框圖

3 以SPLL為基礎(chǔ)的控制方案

由式（3）可知，u_q代表輸入電壓的相位信息，u_p代表輸入電壓的幅值信息。在相位鎖定的情況下，前者為零，后者是一僅和幅值有關(guān)的直流分量。利用u_q構(gòu)建SPLL達(dá)到鎖相的目的，而利用u_p可將理想負(fù)載電壓轉(zhuǎn)換為一常數(shù)和實(shí)際輸入的電源側(cè)電壓經(jīng)轉(zhuǎn)換后相減，得到有功分量上需要補(bǔ)償?shù)闹?，再?jīng)反變換即可得到最終的指令。其控制框圖如圖4所示。

圖4 利用瞬時(shí)無功獲得指令

圖4中的上半部分是SPLL，它保證準(zhǔn)確的鎖定電源側(cè)畸變輸入電壓的基波正序相位；下半部分是為保持負(fù)載電壓有恒定的幅值。這種方案對(duì)電壓的幅值和相位分開考慮，物理意義比較明顯。而且，若目標(biāo)補(bǔ)償電壓的幅值改變，僅須對(duì)目標(biāo)輸入u_p^＊進(jìn)行修改，所以比較靈活。如果使用空間矢量PWM調(diào)制（SVPWM）就不須對(duì)指令進(jìn)行反變換，從而節(jié)省大量資源，該方案就更為適用。

使用這種控制方案，得到DVR的補(bǔ)償指令，通過三角波比較等跟蹤方式控制逆變器的工作，即可達(dá)到補(bǔ)償畸變電壓的目的。其流程如圖5所示。

圖5 DVR工作流程圖

4 試驗(yàn)結(jié)果

以一臺(tái)三相四線制6kW的DVR為平臺(tái)，對(duì)該控制方案進(jìn)行試驗(yàn)驗(yàn)證?？刂品桨傅膶?shí)現(xiàn)采用TI公司的DSP2000系列的C32。利用此裝置進(jìn)行電壓跌落下的鎖相和補(bǔ)償試驗(yàn)。

圖6是三相輸入電壓中a相電壓和鎖相輸出的電壓波形，可以看出，該鎖相方式具有很快的響應(yīng)速度，很好的精度，并且對(duì)畸變電壓有很強(qiáng)的抑制作用。

圖6 a相輸入電壓和SPLL輸出

圖7是采用本文所提出的控制方案時(shí)，補(bǔ)償電壓跌落的試驗(yàn)結(jié)果。可以看出，此時(shí)負(fù)載電壓和網(wǎng)側(cè)電壓同相位，網(wǎng)側(cè)的電壓跌落和諧波得到了很好的補(bǔ)償。

圖7 網(wǎng)側(cè)電壓和補(bǔ)償后的負(fù)載電壓

5 結(jié)語

本文提出了一種以瞬時(shí)無功理論為基礎(chǔ)的鎖相方式—&mdash;SPLL和以此為基礎(chǔ)的控制方案，由理論分析和試驗(yàn)驗(yàn)證可以看出SPLL的動(dòng)態(tài)響應(yīng)速度快，同時(shí)，對(duì)畸變輸入電壓有很強(qiáng)的抑制作用，而控制方案具有物理意義明顯，動(dòng)態(tài)響應(yīng)速度快，控制靈活簡(jiǎn)便和補(bǔ)償效果好等優(yōu)點(diǎn)。該方案對(duì)DVR控制方案的研制提供了一種新的選擇。