基于NiosⅡ的超聲電機(jī)驅(qū)動(dòng)控制電路

摘要：針對(duì)直線超聲電機(jī)的特點(diǎn)，設(shè)計(jì)了一種以FPGA為核心、基于SOPC技術(shù)和NiosⅡ軟核處理器的新型超聲電機(jī)驅(qū)動(dòng)控制器，以控制直線型超聲電機(jī)的速度和位移。該驅(qū)動(dòng)控制器把CPU、DDS模塊以及光柵反饋計(jì)數(shù)模塊都集成在一片F(xiàn)PGA中，具有電子元件使用少，功耗低，易修改、易升級(jí)等特點(diǎn)，為超聲電機(jī)的各種運(yùn)動(dòng)平臺(tái)提供了一個(gè)良好的閉環(huán)控制系統(tǒng)。

超聲電機(jī)是一種新型微特電機(jī)，其工作原理是通過(guò)壓電材料的逆壓電效應(yīng)，使定子在超聲頻段微幅振動(dòng)，依靠摩擦將振動(dòng)轉(zhuǎn)換成動(dòng)子的旋轉(zhuǎn)(直線)運(yùn)動(dòng)。超聲電機(jī)具有體積小，重量輕、結(jié)構(gòu)緊湊、響應(yīng)快、無(wú)電磁干擾等優(yōu)點(diǎn)，在航天宇航和軍事裝備等領(lǐng)域有著廣泛的應(yīng)用前景。

近些年來(lái)，我國(guó)在超聲電機(jī)控制方面，提出了一些控制理論，并搭建了一些用于超聲電機(jī)驅(qū)動(dòng)的實(shí)際驅(qū)動(dòng)與控制電路。2010年，薛雯玉碩士研究了基于DSP芯片的超聲電機(jī)驅(qū)動(dòng)控制器，但驅(qū)動(dòng)電路仍以傳統(tǒng)的模擬電路為主，精度不高，不能實(shí)時(shí)的調(diào)頻、調(diào)相。2011年，孫霖碩士研究了基于DSP/FPGA的超聲電機(jī)驅(qū)動(dòng)控制器，利用DDS技術(shù)產(chǎn)生數(shù)字正弦波，雖然提高了精確度和實(shí)時(shí)性，但是浪費(fèi)了很多芯片的邏輯資源，也不利于驅(qū)動(dòng)控制電路的小型化。

本文使用Altera公司的EP3C400240C8芯片設(shè)計(jì)了一種以FPGA為核心、基于SOPC技術(shù)和NiosⅡ軟核處理器的新型超聲電機(jī)驅(qū)動(dòng)控制器。在FPGA內(nèi)部用SOPC(可編程片上系統(tǒng))的思想定制了一個(gè)NiosⅡ軟核處理器作為控制運(yùn)算部分，用Verilog語(yǔ)言編寫(xiě)出了頻率、相位、幅度都可調(diào)的DDS模塊和光柵反饋計(jì)數(shù)模塊，這樣的一個(gè)閉環(huán)系統(tǒng)在滿足控制精度和實(shí)時(shí)性的同時(shí)具有良好的靈活性和可重構(gòu)性，并且做到了以極少的硬件資源和高度集成的系統(tǒng)結(jié)構(gòu)去控制超聲電機(jī)運(yùn)行，便于驅(qū)動(dòng)控制電路的小型化。

1 驅(qū)動(dòng)控制器的設(shè)計(jì)

1.1 驅(qū)動(dòng)控制電路

本文提出的超聲電機(jī)驅(qū)動(dòng)控制系統(tǒng)由控制驅(qū)動(dòng)器和功放/升壓電路組成。圖1是以FPGA為核心構(gòu)建的超聲電機(jī)驅(qū)動(dòng)控制電路。超聲電機(jī)的驅(qū)動(dòng)機(jī)理要求驅(qū)動(dòng)器必須提供在超聲頻段內(nèi)兩相具有一定相位差的同頻、等幅正弦交流電，電壓在幾十伏到幾百伏之間。該電路的功能全部由FPGA的軟件實(shí)現(xiàn)，控制和輸出正弦交流電，大大提高了控制系統(tǒng)的穩(wěn)定性和精確性，并使控制系統(tǒng)電路板的面積大幅度縮小，一塊控制板可以同時(shí)控制數(shù)個(gè)超聲電機(jī)。

此驅(qū)動(dòng)控制系統(tǒng)用FPGA內(nèi)部編寫(xiě)的DDS模塊輸出兩路具有一定相位差的正弦波數(shù)據(jù)，然后通過(guò)DA芯片轉(zhuǎn)成正弦波信號(hào)，經(jīng)過(guò)功率放大之后，最后用變壓器抬高電壓。

該電路加載超聲電機(jī)后輸出的波形如圖2所示，波形變的光滑很多。當(dāng)超聲電機(jī)在運(yùn)行過(guò)程中發(fā)生頻率漂移的情況時(shí)，系統(tǒng)也能夠從速度的改變量來(lái)調(diào)整相應(yīng)的驅(qū)動(dòng)輸出，不會(huì)出現(xiàn)電機(jī)速度不穩(wěn)定的現(xiàn)象。

1.2 FPGA內(nèi)部系統(tǒng)

圖3是超聲電機(jī)控制驅(qū)動(dòng)電路中FPGA內(nèi)部的構(gòu)架。其設(shè)計(jì)的核心是可裁剪的Nios II軟核和發(fā)出正弦信號(hào)的DDS模塊以及讀取光柵編碼器反饋脈沖的計(jì)數(shù)模塊。

1.2.1 NiosⅡ系統(tǒng)的搭建

Nios II是Altera公司開(kāi)發(fā)的軟核32位的RISC微處器，作為一個(gè)采用硬件描述語(yǔ)言編寫(xiě)的軟核，Nios II可以通過(guò)內(nèi)帶的Avalon總線機(jī)制與其他采用HDL語(yǔ)言描述的硬件接口模塊組成Nios系統(tǒng)一起嵌入到Altera的Stratix、Cyclone或APEX系列的FPGA中，從而構(gòu)成一個(gè)可編程片上系統(tǒng)設(shè)計(jì)。

首先要構(gòu)建一個(gè)基于Nios II的最小系統(tǒng)，這個(gè)系統(tǒng)的組件都在SOPC Builder提供的IP核中，依次選擇Nios II處理器、EPCS控制器、SDR AM控制器、JTAG模塊。其中，NiosⅡ?qū)崿F(xiàn)MCU的功能，SDRAM和EPCS控制器組件用來(lái)連接外部存儲(chǔ)器，JTAG模塊實(shí)現(xiàn)程序的調(diào)試與下載。除此以外，我們還需要用到串口接收上位機(jī)發(fā)送來(lái)的數(shù)據(jù)以及定時(shí)器中斷，因此在系統(tǒng)中添加UART模塊和定時(shí)器模塊。最后，處理器要控制DDS模塊的運(yùn)行并且接收光柵計(jì)數(shù)模塊計(jì)算出的脈沖數(shù)，還需要添加一些I/O口用作數(shù)據(jù)的傳輸。這樣，F(xiàn)PGA內(nèi)部的一個(gè)NIOS系統(tǒng)就構(gòu)建完成了。

1.2.2 DDS模塊

直接數(shù)字頻率合成器(Direct Digital Frequency Synthesizer)是一種基于全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)?；驹硎且詳?shù)控振蕩器的方式，產(chǎn)生頻率、相位可控制的正弦波、余弦波、三角波、三角波、方波等波形。圖4所示為DDS的基本結(jié)構(gòu)。

圖4中，fc為時(shí)鐘頻率，K為頻率控制字，N為相位累加器的字長(zhǎng)，D為ROM數(shù)據(jù)線寬度。

本文的DDS設(shè)計(jì)主要分為3個(gè)模塊：控制字接收模塊，用來(lái)與NIOS系統(tǒng)進(jìn)行通信，接收來(lái)自上位機(jī)的控制字;波形存儲(chǔ)器模塊，用來(lái)產(chǎn)生驅(qū)動(dòng)信號(hào)所需要的波形，本文只需要產(chǎn)生正弦波;相位累加器模塊，用來(lái)產(chǎn)生頻率和相位，本文是將接收到的頻率和相位控制字轉(zhuǎn)化為實(shí)際的頻率和相位。

1.2.3 脈沖計(jì)數(shù)模塊

脈沖計(jì)數(shù)模塊由濾波和計(jì)數(shù)兩部分構(gòu)成，主要是為了讀取光柵編碼器反饋回來(lái)的信息，從而實(shí)現(xiàn)對(duì)電機(jī)的精確定位和速度控制。本文使用的光柵編碼器，其分辨率為0.5um/count，輸出A+/A-、B+/B- 2路差分信號(hào)，為將編碼器的差分輸出轉(zhuǎn)換成單端脈沖信號(hào)，本文選用了26LS32AC差分轉(zhuǎn)單端芯片實(shí)現(xiàn)差分信號(hào)的轉(zhuǎn)換。轉(zhuǎn)換后的兩路信號(hào)A、B是一組正交脈沖信號(hào)，電機(jī)朝不同方向運(yùn)動(dòng)時(shí)，A、B兩路信號(hào)之間

的相位關(guān)系會(huì)發(fā)生轉(zhuǎn)換，從而判斷電機(jī)運(yùn)行的方向。因此，根據(jù)這一特性，在FPGA中，用Vetilog語(yǔ)言編寫(xiě)了一個(gè)實(shí)現(xiàn)正交編碼脈沖電路的功能的計(jì)數(shù)模塊。

同時(shí)，為了進(jìn)一步消除光柵反饋信號(hào)可能產(chǎn)生的窄脈沖干擾信號(hào)，本控制器將轉(zhuǎn)換后的單端信號(hào)進(jìn)一步濾波。主要過(guò)程是：在采集某一狀態(tài)信號(hào)時(shí)，利用比該狀態(tài)信號(hào)更高頻率的采樣時(shí)鐘對(duì)其進(jìn)行多次重復(fù)采集，直到多次采集結(jié)果完全一致時(shí)才視為有效信號(hào)輸出。然后再將濾波過(guò)后的信號(hào)發(fā)送給正交編碼脈沖電路進(jìn)行辨向和計(jì)數(shù)。

1.3 驅(qū)動(dòng)控制器的控制方式

電機(jī)工作時(shí)，F(xiàn)PGA通過(guò)串口接收來(lái)自上位機(jī)發(fā)送的數(shù)據(jù)至Nios II處理器中，經(jīng)過(guò)程序處理之后，得出電機(jī)運(yùn)行的方式(步進(jìn)、連續(xù))、運(yùn)行的距離等信息，NiosⅡ處理器通過(guò)控制DDS模塊的起停時(shí)間來(lái)控制驅(qū)動(dòng)信號(hào)的有無(wú)進(jìn)而控制電機(jī)的運(yùn)動(dòng)過(guò)程。電機(jī)運(yùn)行時(shí)的位移和速度的實(shí)際信息可以從光柵編碼器的反饋信號(hào)中得出，計(jì)數(shù)器模塊計(jì)算出脈沖數(shù)的值發(fā)送給Nios II處理器，處理器通過(guò)具體的控制算法改變DDS輸出信號(hào)的幅值、頻率、相位從而對(duì)電機(jī)的運(yùn)行狀態(tài)做出進(jìn)一步的調(diào)整。這樣，一個(gè)完整的閉環(huán)控制系統(tǒng)就由一塊FPGA芯片實(shí)現(xiàn)了。

2 實(shí)驗(yàn)分析

2.1 超聲電機(jī)速度穩(wěn)定性研究

由于超聲電機(jī)在一定的頻率范圍內(nèi)，它的速度隨著頻率的增大而減小，因此我們可以通過(guò)控制正弦信號(hào)的頻率來(lái)保證超聲電機(jī)速度的穩(wěn)定性。

本實(shí)驗(yàn)使用的直線超聲電機(jī)在33.8 kHz附近運(yùn)行的比較穩(wěn)定，所以選用33.8 kHz作為直線超聲電機(jī)的實(shí)驗(yàn)頻率。首先研究直線超聲電機(jī)在不加入任何的控制算法時(shí)，它的速度穩(wěn)定性，實(shí)驗(yàn)結(jié)果如圖5所示。

由上圖可以看出不加控制算法直接運(yùn)行，超聲電機(jī)的速度不是很穩(wěn)定。如果在Nios II處理器中加入一些控制算法去控制電機(jī)運(yùn)行時(shí)的頻率，速度的穩(wěn)定性會(huì)有顯著的改善。以增量式PID算法為例：

△u(k)=A1e(k)+A2e(k-1)+A3e(k-2)

u(k)是頻率，e(k)是第K次采樣時(shí)目標(biāo)速度與當(dāng)前速度的差值。通過(guò)上面的公式算出頻率的改變量，發(fā)送新的頻率控制字給DDS模塊，改變驅(qū)動(dòng)信號(hào)的頻率，從而達(dá)到控制電機(jī)運(yùn)行速度的效果。圖6為加入PID算法后電機(jī)的速度曲線。

由此可見(jiàn)，引入控制算法的超聲電機(jī)驅(qū)動(dòng)，電機(jī)的速度波動(dòng)要遠(yuǎn)遠(yuǎn)的小于直線超聲電機(jī)在不引入算法時(shí)的波動(dòng)。這很好的解決了直線超聲電機(jī)在運(yùn)動(dòng)過(guò)程中的速度穩(wěn)定性問(wèn)題。

2.2 定位精度測(cè)試

對(duì)一個(gè)單軸直線超聲電機(jī)運(yùn)動(dòng)平臺(tái)進(jìn)行精確定位實(shí)驗(yàn)。此精密運(yùn)動(dòng)平臺(tái)在脈沖寬度為3.5μs時(shí)有著比較穩(wěn)定的輸出特性，步進(jìn)距離大約在100 nm左右。使用“連續(xù)+步進(jìn)”的方式進(jìn)行精度測(cè)試，連續(xù)運(yùn)動(dòng)至預(yù)定目標(biāo)處，然后利用微小步進(jìn)進(jìn)行調(diào)整。英國(guó)REN-ISHAW公司的XL-80激光干涉儀系統(tǒng)作為本次實(shí)驗(yàn)的測(cè)定系統(tǒng)，將激光干涉儀顯示數(shù)據(jù)與定位距離進(jìn)行比較。實(shí)驗(yàn)表明，此超聲電機(jī)直線運(yùn)動(dòng)平臺(tái)的定位精度可以達(dá)到1μm。

3 結(jié)論

文中利用SOPC技術(shù)，將波形發(fā)生模塊和微處理器模塊以及脈沖計(jì)數(shù)模塊巧妙地集成到一片F(xiàn)PGA內(nèi)部，利用可編程邏輯的靈活性和Nios II的強(qiáng)大處理能力，實(shí)現(xiàn)了超聲電機(jī)驅(qū)動(dòng)控制電路的設(shè)計(jì)。采用SOPC方案進(jìn)行系統(tǒng)設(shè)計(jì)，充分利用FPGA的可編程性，整個(gè)開(kāi)發(fā)過(guò)程變得靈活方便，在不改變?nèi)魏瓮鈬娐返那闆r下可以對(duì)系統(tǒng)進(jìn)行軟硬件升級(jí)，延長(zhǎng)系統(tǒng)的壽命周期，同時(shí)大大提升了系統(tǒng)的性能和系統(tǒng)的集成度，降低了系統(tǒng)的開(kāi)發(fā)成本，這正是相對(duì)于其他方案的優(yōu)勢(shì)，也符合當(dāng)今科技的發(fā)展方向。