采用FPGA實(shí)現(xiàn)脈動(dòng)陣列

　　微電子學(xué)的發(fā)展徹底改變了計(jì)算機(jī)的設(shè)計(jì)：集成電路技術(shù)增加了能夠安裝到單個(gè)芯片中的元器件數(shù)目及其復(fù)雜度。因此，采用這種技術(shù)可以構(gòu)建低成本、專用的外圍器件，從而迅速地解決復(fù)雜的問題。
        大規(guī)模集成電路（VLSI）技術(shù)明確地指出：簡單和規(guī)則的互連導(dǎo)致廉價(jià)的實(shí)現(xiàn)方式以及高密度，而高密度能夠?qū)崿F(xiàn)高性能和低開銷。有鑒于此，我們致力于設(shè)計(jì)并行的運(yùn)算法則，其擁有簡單且規(guī)則的數(shù)據(jù)流。我們也致力于將流水線技術(shù)作為在硬件中實(shí)現(xiàn)這些算法的通用手段。借助于流水線技術(shù)，輸入和輸出之間的處理可以同時(shí)進(jìn)行，因此，總的執(zhí)行時(shí)間變得最小。在流水線的每一階段上，采用流水線技術(shù)外加多處理技術(shù)能夠獲得最佳的性能。在下面，我們要論證一個(gè)微處理器陣列能夠借助流水線矩陣計(jì)算，使得速度得到最佳的提升。圖1是一個(gè)脈動(dòng)陣列的簡單例子。在這種結(jié)構(gòu)下有兩個(gè)輸入向量陣列，z和x。處理單元有一個(gè)值， ，通常是根據(jù)定義在單元內(nèi)的運(yùn)算法則而得到的結(jié)果。其輸出是一個(gè)向量， 。

　　圖1中的脈動(dòng)陣列的輸出可以被簡單地表示為向量矩陣關(guān)系：

　　它顯示了如何采用一對(duì)脈動(dòng)陣列來解決在很多信號(hào)處理情形 下出現(xiàn)的線性最小二乘問題。主陣列（三角形的）常用來實(shí)現(xiàn)Givens旋轉(zhuǎn)法 的流水線序列，其通過歸一化變換到上三角形，從而減小數(shù)據(jù)矩陣 。
　　重要的實(shí)時(shí)應(yīng)用的數(shù)量在增長，尤其在無線通信領(lǐng)域，要求系統(tǒng)在出現(xiàn)強(qiáng)干擾的情況下可靠地工作?；诖a分多址（CDMA）技術(shù)的現(xiàn)代無線通信系統(tǒng)由于多路徑衰減、多址干擾（MAI）、碼間干擾（ISI）這三個(gè)主要因素造成容量和性能上的限制?？朔@些困難的常用方案是采用發(fā)射功率控制、錯(cuò)誤控制編碼以及典型地基于傳統(tǒng)耙狀接收機(jī)的多種技術(shù)。耙狀接收機(jī)的性能由于快速時(shí)變通道的出現(xiàn)而大打折扣，這些快速時(shí)變通道在實(shí)際的移動(dòng)無線通信系統(tǒng)中是很常見的。有兩種干擾與用于CDMA下行線的耙狀接收機(jī)有關(guān)：一種是指間干擾（IFI）；另一種是多址干擾（MAI）。這兩種干擾都是由于無線通道的頻率選擇引起的。當(dāng)采用耙狀接收機(jī)時(shí)，IFI和MAI會(huì)使CDMA系統(tǒng)的容量受到限制。
　　改善CDMA傳輸?shù)男阅苄枰种艻FI和MAI。當(dāng)延遲擴(kuò)散較大時(shí)，可以通過信道均衡，將頻率選擇性衰減信道轉(zhuǎn)換為頻率非選擇性衰減信道。這樣，基于自適應(yīng)規(guī)則的均衡接收機(jī)似乎是一個(gè)有效的CDMA接收機(jī)。它通過復(fù)原正交擴(kuò)頻碼來恢復(fù)發(fā)送的數(shù)據(jù)，從而抑制了IFI和MAI。自適應(yīng)的最小均方（LMS）法和遞歸最小二乘（RLS）法迭代地計(jì)算時(shí)變信道。借助相對(duì)較短的存放數(shù)據(jù)的緩沖器，它們具有較短的處理延時(shí)的優(yōu)點(diǎn)。RLS算法注重回溯到初始態(tài)的所有信息，根據(jù)到達(dá)的新數(shù)據(jù)更新加權(quán)向量的估計(jì)值。由于收斂性較好，因此RLS優(yōu)于LMS。另外，如果自適應(yīng)算法發(fā)散，或者收斂緩慢，它將很難實(shí)現(xiàn)對(duì)IFI和MAI的抑制，而這是均衡接收機(jī)非?；镜哪繕?biāo)。另一方面，RLS算法需要在信號(hào)保持期間進(jìn)行大量的運(yùn)算，而這不是一個(gè)實(shí)際的無線電系統(tǒng)所期望的，因?yàn)楹喕墙档统杀镜年P(guān)鍵所在。在改進(jìn)RLS濾波器的數(shù)字特性情形下，引入通過QR分解（QRD）得到的輸入矩陣的直角三角形。這樣的一個(gè)三角形化過程可以通過一系列的Givens旋轉(zhuǎn)法來實(shí)現(xiàn)，這種做法常被用來在基于樣本為單位的原理上實(shí)現(xiàn)QR的更新。
　　采用Givens旋轉(zhuǎn)法的QRD-RLS算法的一種有效的并行三角形脈動(dòng)處理器陣列的實(shí)現(xiàn)方法已經(jīng)問世 。一個(gè)統(tǒng)一的周期性時(shí)鐘控制著這個(gè)脈動(dòng)陣列，它執(zhí)行平面旋轉(zhuǎn)以消除輸入信號(hào)矩陣的一些元素。通常，旋轉(zhuǎn)角度的計(jì)算需要對(duì)開方、乘法和加法運(yùn)算求逆。這種方法稱作基本的Givens旋轉(zhuǎn)法，但存在自由的Givens平方根 。CORDIC算法也可以僅僅采用二進(jìn)制的移位和加法來實(shí)現(xiàn)，但是由于需要定標(biāo)、更多的迭代以及計(jì)算中可能的不穩(wěn)點(diǎn)而增加成本。圖2舉了一個(gè)常規(guī)的CDMA系統(tǒng)的例子。作為比較，圖3展示了一個(gè)構(gòu)建出的RLS自適應(yīng)均衡器。