用EPLD實(shí)現(xiàn)單脈沖二次雷達(dá)的應(yīng)答解碼處理

2 應(yīng)答處理器系統(tǒng)組成
    單脈沖二次雷達(dá)應(yīng)答信號處理的基本流程如圖2所示。

    在視頻預(yù)處理器中，和與差支路的∑、△視頻信號，經(jīng)A/D轉(zhuǎn)換器進(jìn)行數(shù)字化處理后，變成兩組8位的數(shù)字信號傳送給應(yīng)答處理機(jī)；將∑接收單元與△接收單元的信號經(jīng)相位鑒別器，生成表示目標(biāo)在波束中心左側(cè)或右側(cè)的軸向指示信號BI（2位），送應(yīng)答處理器；∑與Ω兩視頻幅度進(jìn)行比較，產(chǎn)生表示應(yīng)答為旁瓣應(yīng)答還是主瓣應(yīng)答的RSLS(1位)；接收信號經(jīng)6dB檢測、反窄處理、二分層產(chǎn)生PSV（處理后的和視頻，1位）。視頻預(yù)處理器產(chǎn)生上述信號并輸入給應(yīng)答處理機(jī)，進(jìn)行框架檢測、和差比計(jì)算、碼裝配等處理，最終形成應(yīng)答報(bào)告輸出給點(diǎn)/航跡處理計(jì)算機(jī)。應(yīng)答處理機(jī)系統(tǒng)的組成如圖3。

    在應(yīng)答處理機(jī)中選用了Lattice公司的EPLD作為主處理芯片(ispLSI1032E)。該芯片有64個(gè)I/O端，8個(gè)指定輸入端，6 000個(gè)邏輯門，192個(gè)寄存器，最大時(shí)延≤12ns，通過簡單的5線接口，即可用PC機(jī)對線路板上菊花鏈結(jié)構(gòu)的最多8個(gè)芯片進(jìn)行編程。PC104是嵌入式計(jì)算機(jī)，其CPU是一片兼容的64位第六代處理器，運(yùn)行速度可達(dá)300MHz，其圖形處理器可支持各種LCD及TFT顯示屏，同時(shí)支持PS/2鍵盤、PS/2鼠標(biāo)、兩串行接口、一并行接口、USB接口、聲卡功能。
    應(yīng)答處理機(jī)的工作原理：1位PSV、8位和視頻、8位差視頻、2位軸向指示及1位接收旁瓣抑制信號，在經(jīng)過輸入緩沖并與系統(tǒng)時(shí)鐘信號同步后，其中的PSV信號進(jìn)入邊沿產(chǎn)生電路，所產(chǎn)生的前沿延遲一個(gè)框架時(shí)間（20.3μs）后與未延遲的前沿信號相與給出目標(biāo)框架，啟動(dòng)4個(gè)解碼器中處于空閑狀態(tài)的裝配器開始解碼工作，產(chǎn)生解碼需要的定時(shí)脈沖序列。同時(shí)和視頻、差視頻、軸向指示、旁瓣抑制信號送入視頻采樣電路，經(jīng)過視頻采樣產(chǎn)生的SVA（和視頻幅度）和DVA（差視頻幅度）經(jīng)和差比計(jì)算電路產(chǎn)生SDR值，SVA、DVA、SDR送數(shù)字寄存器進(jìn)行延遲，延遲及未延遲的SVA、SDR、軸向指示、接收旁瓣抑制和目標(biāo)前沿信號一起送入代碼裝配器，在定時(shí)脈沖的作用下，對目標(biāo)應(yīng)答信息進(jìn)行解碼、去除幻影應(yīng)答、解旁瓣應(yīng)答和軍事告急應(yīng)答。經(jīng)過進(jìn)一步相關(guān)、確認(rèn)和修正后，將目標(biāo)的SVA和SDR代碼、綜合的代碼置信度信息及一些標(biāo)志信息送代碼裝配總線，在輸出控制的情況下依次寫入先進(jìn)先出(FIFO)，PC機(jī)依次讀出GPS時(shí)間信息及FIFO中的目標(biāo)報(bào)告。
3 系統(tǒng)的具體實(shí)現(xiàn)
3.1 旁瓣抑制與邊沿提取
    近距離的飛機(jī)能夠被天線的旁瓣探測到，但如果沒有特殊的旁瓣抑制措施，就會(huì)使地面接收裝置接收到來自旁瓣的應(yīng)答信息，從而夸大飛機(jī)的數(shù)量。P2作為旁瓣抑制脈沖由Ω通道發(fā)射，在天線的主瓣波束內(nèi)，P1與P3的幅度會(huì)高于P2，而在天線的旁瓣內(nèi)，P2會(huì)高于P1與P3，機(jī)載應(yīng)答機(jī)根據(jù)P1、P3與P2的幅度關(guān)系決定是否做出應(yīng)答，對旁瓣內(nèi)的詢問不予應(yīng)答。
    單脈沖二次雷達(dá)的PSV信號是由接收機(jī)和通道（∑）內(nèi)的應(yīng)答信號，經(jīng)過特定門限電平進(jìn)行二值化處理后輸出的0或1電平。前后沿的提取，可以將PSV信號輸入兩個(gè)寄存器，通過與門電路實(shí)現(xiàn)。實(shí)現(xiàn)電路如圖4所示。

    ALE與ATE分別是與時(shí)鐘脈寬（0.1208μs）相同的前沿與后沿。當(dāng)PSV信號的寬度大于一個(gè)應(yīng)答碼的寬度時(shí)，就認(rèn)為接收到的是兩個(gè)或多個(gè)脈沖的混疊，于是產(chǎn)生了一個(gè)偽前沿（PLE）。PLE的產(chǎn)生時(shí)間是從ATE開始向前數(shù)四個(gè)時(shí)鐘周期（因?yàn)橐粋€(gè)標(biāo)準(zhǔn)的脈沖寬度為四個(gè)時(shí)鐘周期），如果PSV的脈寬更長，可認(rèn)為有更多個(gè)應(yīng)答脈沖的交疊，一個(gè)額外前沿（XLE）在ALE與PLE之間產(chǎn)生，在以后的處理中只用于幫助判斷結(jié)果的正確性。前沿與PSV的關(guān)系如圖5所示。

3.2 視頻采樣
    視頻采樣分為ALE采樣與PLE采樣。
    ALE采樣使用了4×4寄存器陣列，這樣就能夠存儲(chǔ)多于一個(gè)的采樣值。為確保寄存器陣列的建立與保持時(shí)間，ALE脈沖經(jīng)一級觸發(fā)后，由延遲器產(chǎn)生一個(gè)40μs的延遲，并限制寫脈沖到30μs。寄存器陣列的寫地址由4位計(jì)數(shù)器產(chǎn)生，每個(gè)采樣脈沖計(jì)數(shù)器加1。PLE采樣與ALE采樣電路不同之處是它只需要存儲(chǔ)一個(gè)PLE采樣值。本系統(tǒng)的采樣時(shí)鐘為8.276MHz。
3.3 SDR計(jì)算
    由于SDR模塊中采用了對數(shù)運(yùn)算，所以在進(jìn)行和幅度與差幅度比值的運(yùn)算時(shí)，只需要將差信號反相后接在加法器的輸入端。除在波束中心外的和信號小于差信號外，△-∑在波束中心出現(xiàn)負(fù)峰值，所以在負(fù)峰值最大處為波束的中心。根據(jù)其他△-∑的值并參照負(fù)峰值，可轉(zhuǎn)化為偏離波束中心的角度。
3.4 框架檢測與應(yīng)答解碼
    正常情況下，兩個(gè)框架脈沖的間隔為20.3±0.1μs，因此，一個(gè)框架就認(rèn)為兩個(gè)前沿間有167、168或169個(gè)時(shí)鐘周期。本系統(tǒng)框架脈沖的檢測是根據(jù)比較延時(shí)的前沿與非延時(shí)情況下的重合情況，如圖6所示。延時(shí)的前沿對應(yīng)于框架脈沖F1，非延時(shí)的前沿對應(yīng)脈沖F2，F(xiàn)1相對于F2延時(shí)20.3μs。由于F2相對于F1有3個(gè)時(shí)鐘脈沖的變化范圍，所以F2與F1的前沿延時(shí)167、168或169個(gè)時(shí)鐘周期的任一個(gè)對齊，都認(rèn)為是一個(gè)正確的框架。

    以下三種情況下框架檢測將被禁止：
    (1)F1、F2都是來自旁瓣的應(yīng)答信號；
    (2)兩個(gè)相鄰的框架之間的間隔小于3個(gè)時(shí)鐘周期；
    (3)S模式的頭應(yīng)答被檢測到，框架檢測間被禁止120μs，因?yàn)橐粋€(gè)S模式應(yīng)答持續(xù)120μs。
    應(yīng)答信息相互交織產(chǎn)生幻影框架，如圖7所示。假如只用框架脈沖間的時(shí)間間隔為20.3μs的原則檢測，可檢測到4個(gè)框架脈沖對，框架檢測器不能區(qū)分“虛假”框架和來自飛機(jī)的真實(shí)框架脈沖對。