一種正弦信號(hào)發(fā)生器的設(shè)計(jì)

 1 引言
    直接數(shù)字頻率合成技術(shù)(DDS)具有頻率分辨率高，切換速度快，可輸出相位連續(xù)、任意的波形信號(hào)，能夠?qū)崿F(xiàn)全數(shù)字自動(dòng)化控制等優(yōu)點(diǎn)，使其成為雷達(dá)，通信等信號(hào)源的首選。因此，提出一種基于DDS AD9851的正弦信號(hào)發(fā)生器，該系統(tǒng)利用FPGA和單片機(jī)技術(shù)設(shè)計(jì)，并可根據(jù)實(shí)際應(yīng)用需求，現(xiàn)場(chǎng)設(shè)置相關(guān)信號(hào)源參數(shù)，操作簡(jiǎn)單，界面友好，具有廣泛的應(yīng)用前景。

2 系統(tǒng)整體設(shè)計(jì)
    該系統(tǒng)利用AD9851產(chǎn)生正弦信號(hào)和幅度調(diào)制AM、頻率調(diào)制FM的載波信號(hào)，F(xiàn)P(認(rèn)自制 DDS產(chǎn)生二進(jìn)制振幅鍵控ASK、二進(jìn)制移相鍵控PSK、二進(jìn)制移頻鍵控FSK基波信號(hào)，模擬乘法器AD835產(chǎn)生AM信號(hào)，而利用軟件調(diào)制產(chǎn)生FM、 ASK、FSK和PSK信號(hào)。單片機(jī)控制D／A轉(zhuǎn)換器所產(chǎn)生的電壓作為DDS輸出信號(hào)的基準(zhǔn)電壓，調(diào)節(jié)調(diào)制信號(hào)。后級(jí)采用OPA656和BUF634構(gòu)成的功率放大電路驅(qū)動(dòng)50 Ω負(fù)載。圖1為系統(tǒng)整體設(shè)計(jì)框圖。

3 硬件電路設(shè)計(jì)
3．1 AD9851模塊
    AD9851是采用先進(jìn)CMOS技術(shù)具有高集成度的直接數(shù)字合成器，內(nèi)置32位頻率累加器、10 bit高速D／A轉(zhuǎn)換器、高速比較器和可選通的時(shí)鐘電路。通過(guò)控制內(nèi)部5個(gè)輸入數(shù)據(jù)寄存器的控制字實(shí)現(xiàn)其可編程功能，數(shù)據(jù)總線D0～D7完成并行工作，由 W_CLK引腳接入的控制字寫時(shí)鐘觸發(fā)寫入。

    具體輸入方式如圖2所示，有效復(fù)位信號(hào)RESET使輸入數(shù)據(jù)地址指針指向第1個(gè)輸入寄存器，W_CLK上升沿寫入第1組8位數(shù)據(jù)，指針指向下一個(gè)輸入寄存器，連續(xù)5個(gè)W_CLK上升沿完成全部40位控制數(shù)據(jù)的輸入，此后W_CLK信號(hào)上升沿?zé)o效。FQ_UD上升沿到來(lái)時(shí)這40位控制數(shù)據(jù)由輸入寄存器寫入頻率／相位控制寄存器，更新輸出頻率和相位，同時(shí)把地址指針復(fù)位到第1個(gè)輸入寄存器，等待下一組新數(shù)據(jù)的寫入。

    對(duì)于AD9851，設(shè)其相位累加器的位數(shù)為N，相位控制字?jǐn)?shù)值為FN，頻率控制字的位數(shù)為M，頻率控制字的值為FM，內(nèi)部工作時(shí)鐘為Fcc頻率f和相位θ分別為這樣可以確定輸出信號(hào)的頻率和初始相位，根據(jù)AD9851的控制字方式，其復(fù)位后，由單片機(jī)給出合適的W_CLK和FQ_UD信號(hào)，并將具有不同功能的控制字寫入其內(nèi)部以實(shí)現(xiàn)頻率／相位調(diào)節(jié)。
3．2 調(diào)幅(AM)信號(hào)發(fā)生器
    按照定義，調(diào)幅信號(hào)是載波信號(hào)振幅按輸入調(diào)制信號(hào)規(guī)律變化的一種振幅調(diào)制信號(hào)：

       設(shè)計(jì)時(shí)選用四象限模擬乘法器AD835來(lái)實(shí)現(xiàn)AM調(diào)制信號(hào)，將調(diào)制信號(hào)和載波分別從X、Y端輸入相乘，Z端接載波，即可產(chǎn)生AM信號(hào)。為了使AD835很好地工作，±5 V電源需加磁珠，以防止高頻信號(hào)干擾。在產(chǎn)生振幅調(diào)制(AM)信號(hào)時(shí)，為實(shí)現(xiàn)調(diào)制可調(diào)要求，采用程序控制一級(jí)D／A轉(zhuǎn)換器輸出基準(zhǔn)電壓作為DAC904的基準(zhǔn)端輸入，從而控制DDS信號(hào)的電壓輸出。這里選用DAC7611用于基準(zhǔn)的D／A轉(zhuǎn)換器。
3．3 調(diào)頻(FM)信號(hào)發(fā)生器
    采用DDS間接調(diào)頻法可實(shí)現(xiàn)較高頻偏，低頻率步進(jìn)、高穩(wěn)定度的調(diào)頻信號(hào)源，而且外圍電路相當(dāng)簡(jiǎn)單，直接由DDS產(chǎn)生，方法簡(jiǎn)單易行。通過(guò)單片機(jī)控制載波信號(hào)的頻率控制字，自制DDS的頻率控制字控制頻偏，兩者相結(jié)合生成AD9851的頻率控制字，實(shí)現(xiàn)FM調(diào)制信號(hào)。合理控制調(diào)制信號(hào)的頻率和幅值，AD9851就可輸出滿足要求的FM信號(hào)，具體實(shí)現(xiàn)框圖如圖3所示。

3．4 ASK、PSK、FSK信號(hào)發(fā)生器
    ASK、PSK、PSK信號(hào)發(fā)生器采用數(shù)字方法實(shí)現(xiàn)，即采用FPGA產(chǎn)生開關(guān)電路以及相關(guān)門電路，讀取基帶數(shù)字序列，再選通相應(yīng)的載波信號(hào)輸出。因此，與模擬方法相比，數(shù)字方法實(shí)現(xiàn)簡(jiǎn)便，易調(diào)試，節(jié)省電路規(guī)模，減少噪聲信號(hào)的干擾。另外，還避免硬件電路的固有延時(shí)，調(diào)制PSK信號(hào)可實(shí)現(xiàn)嚴(yán)格的180°反相載波輸出。
3．5 幅度控制模塊
    程控放大模塊用于控制輸出信號(hào)的幅度，使其峰一峰值在0～6 V之間連續(xù)可調(diào)，采用可控增益放大器VCA822實(shí)現(xiàn)。VCA822的增益由引腳VG控制，設(shè)計(jì)時(shí)以程序控制D／A轉(zhuǎn)換器，DAC7611的輸出電壓作為其輸入信號(hào)。圖4為程控放大模塊電路。

4 系統(tǒng)軟件設(shè)計(jì)
    系統(tǒng)軟件設(shè)計(jì)采用模塊化思想，可移植性、可讀性強(qiáng)。程序設(shè)計(jì)是基于單片機(jī)和FPGA平臺(tái)，單片機(jī)完成系統(tǒng)控制、數(shù)據(jù)處理及顯示，F(xiàn)PGA完成DDS及相關(guān)控制模塊。系統(tǒng)軟件程序由主程序和多個(gè)子程序構(gòu)成，單片機(jī)控制人機(jī)交口界面，以按鍵中斷進(jìn)入各子程序。圖5為系統(tǒng)主程序流程。

5 結(jié)束語(yǔ)
    該系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)，在抗干擾方面采取的措施：采用磁珠、電感、電容等抑制電源噪聲；將數(shù)字地和模擬地單點(diǎn)共地，使用屏蔽線以及將重要模塊制成PCB板，以減小高頻串?dāng)_并縮短布線長(zhǎng)度。此外，為避免波形失真，盡量選取高速運(yùn)放，并根據(jù)器件特性做好級(jí)問(wèn)阻抗匹配，實(shí)現(xiàn)在1～10 MHz頻率范圍內(nèi)AM調(diào)制，使其以10％的程控步進(jìn)，F(xiàn)M調(diào)制在100 kHz～10 MHz頻率范圍內(nèi)最大頻偏分為5 kHz、10 kHz的二級(jí)程控調(diào)節(jié)以及50Ω負(fù)載電阻上正弦信號(hào)輸出電壓的峰-峰值(Vopp)為6 V±1 V。該系統(tǒng)在現(xiàn)代通信領(lǐng)域有著廣泛的應(yīng)用前景。