避免PCB設計限制D類放大器性能的實踐設計經驗

如果沒有遵循一些基本的布局指南，PCB設計將會限制D類放大器的性能或降低其可靠性。下面描述了D類放大器一些好的PC板布局實踐經驗。采用帶有兩個BTL輸出的STA517B(每通道175瓦)數(shù)字功率放大器作為范例，但對所有的D類放大器而言，其基本概念是一致的。





圖1：立體聲BTL D類功率放大器原理圖

地平面

良好的地平面是優(yōu)質D類放大器布局的關鍵。如果可能應將電路板的底層作為一個專有的地平面，完整的地平面可以提供最佳性能和最可靠的設計。如果你不得不在電路板的底層布信號線或電源走線，須盡可能的短。如果必要，為了使底層走線短距離，應將走線引回到電路板的頂層，從而避免在底層長距離走線。

利用過孔將電路板的頂層器件與電路板底層的地平面連接。但是，過孔仍會堵塞電流回流到地平面，因此須靈活的使用這些過孔。

直接在放大器之下的區(qū)域須敷銅。如果放大器在其封裝的底部有一個裸露的焊盤或插件，那么IC必須焊接到放大器下放的地，如此可以作為放大器的扇熱區(qū)。在這種情況下，地必須從IC正下方向兩邊引出，這樣可以確保其裸露。放大器下面的地須打上許多過孔，通過過孔向電路板的底層扇熱，因此它還可以作為一個扇熱區(qū)域。

放大器的正下方是不建議走信號線的。須打幾個過孔和地平面相連以確保所有器件彼此之間的地參考點有一個直接和低阻抗的路徑。這對輸出濾波器是尤為重要的。所有的濾波地必須有一個直接路徑回流到放大器正下方的地平面。

電源旁路電容

為確保穩(wěn)定性及抑制噪聲和串擾，對電源加旁路電容是非常重要的。放大器的輸出級吸收了大量的電流，且開關動作迅速。當輸出開關動作時，旁路電容和放大器電源輸入引腳之間的寄生電感會產生很大的毛刺，因此寄生電感必須保持盡可能的小。為了能在放大器功率級減小雜散電感和旁路電容之間諧振的影響，須在每個電源輸入管腳需使用一個100nF的電容與1uF的電容并聯(lián)。

100nF的電容必須和IC盡可能的靠近(通常不超過2毫米)。而且，如圖1所示，旁路電容必須和IC在同一層，以便減小總路徑長(和雜散電感)。1uF的電容須依次放置，和100nF電容緊靠在一起。





圖2：利用電路板的底層為100nF電容進行地連接，如此將明顯的增加總走線長且對電路板性能會產生不良影響。

還需采用大體積儲能電容在放大器的電源輸入進行去耦。大體積儲能電容的容值依賴于放大器所要求的電流量。大體積儲能電容須和放大器以及電源管腳星形連接，且必須和放大器盡可能的靠近(理想情況是小于30毫米)。





圖3：100nF旁路電容須緊靠IC放置。





圖4：1uF電容需放置在100nF電容之后，通過過孔將1uF電容和電路板底層的地平面連接。

緩沖器

緩沖器件須在旁路電容的外圍部分隨后放置。從放大器輸出經由緩沖器到旁路電容地的回流路徑必須盡可能的短 (或對差分形式的緩沖器會回流到放大器)。





圖5：緩沖器件需隨后放置。該圖表明了差分緩沖器的布局情況，圖中的緩沖器件是在一個BTL放大器的兩個輸出端之間直接相連的，無須連接任何的地。





圖6：該圖表明了一個共模緩沖的布局，緩沖器的每一個輸出和地相連。共模緩沖與差分緩沖相比能提供更好的性能。

電源電解電容

電解電容和濾波電感須放置在緩沖器之后。電解電容須和所有IC的高電壓電源輸入管腳盡可能近的放置。





圖7：電解電容布局

電解電容和放大器之間須是“星型”連接，這樣可減小由于和同一電容相連的另一放大器的壓降所造成的影響。多個放大器之間的菊花鏈電源會引起噪聲、串擾和穩(wěn)定性問題，即便是采用寬走線方式也無濟于事。

如果電路板上的D類放大器IC超過了1個，則每個IC必須有各自的電解電容。如果有超過一個的電解電容，那么電解電容與電源之間的連接也務必是星型方式。

總之，諸如VCC和輸出信號路徑的處理高電流的走線務必盡可能的寬且短，這樣可以充分的減小走線阻抗和感抗。VCC和輸出走線具有高電壓和高電流，因此它們必須遠離敏感信號和器件，如時鐘和PLL等。

輸出濾波

輸出濾波器件務必緊隨其后。從放大器輸出到電感以及從電感到薄膜電容的路徑承載著具有大量高頻成分的大電流，因此該路徑必須盡可能的寬且短，從而減小雜散阻抗和感抗。

電感和放大器必須盡可能近的放置，同時還要和臨近的電感之間保持一定的距離。如果使用開磁路電感，則為了抑制電磁干擾，這些電感彼此之間至少要有7.5毫米間距，尤其是不同通道之間的電感更應如此。





圖8：輸出濾波器件和高頻電流路徑的布局

輸出濾波器件和走線的位置對降低EMI是至關重要的。對低通濾波器而言，走線之間的回路面積須盡可能的小。對單端輸出的放大器來說，放大器的回流路徑就是地，因此回路面積須小。只要電路板上有一個良好的地平面便可實現(xiàn)此點要求。

對于帶有BTL輸出的放大器來說，濾波環(huán)路面積是連接IC的走線、濾波電感和薄膜電容之間的面積(見圖5)。為了減小環(huán)路面積，BTL輸出濾波的走線必須相互平行且盡可能的保留一定的走線間距。但是，每個獨立通道的輸出走線可以不必彼此相鄰。

低通濾波電容和共模濾波器件必須和電感盡可能的靠近。針對具有單端輸出的放大器，DC阻塞電容必須隨后放置。和揚聲器相連的輸出連接器必須和濾波器盡可能的緊密布局。





圖9：四通道單端放大器輸出布局示例

電路板布局建議總結

器件布局優(yōu)先級：

1)100nF電源旁路電容

2)1uF電源旁路電容

3)緩沖器件

4)電解電容

5)輸出濾波器件

100nF和1uF去耦電容必須和IC盡可能近的放置。100nF電容和IC之間的間距必須小于2毫米。為了減小走線長度和降低雜散感抗，100nF電容及其與IC的連線必須和IC在電路板的同一層。

100nF電容必須是X7R疊層陶瓷芯片電容(MLC)。1uF電容必須是鉭電容或X7R疊層陶瓷芯片電容。

緩沖網絡必須和IC盡可能近的布局。采用一個額定值至少100V的X7R陶瓷電容，并確保電容能夠處理功率消耗。

從電解電容到IC的電源走線須采用星型連接。

電源和輸出走線必須短且盡可能寬，以便降低雜散阻抗和感抗。

將輸出信號路徑緊密布線，以便減小環(huán)路面積；同時保持將濾波器件和IC盡可能近的放置。

在電路板的頂層盡可能多的布局電路，且盡力將電路板的底層作為地平面。只有在萬不得已的情況下才將信號線和電源線走在電路板的底層，而且一定要靈活的使用過孔。

將放大器輸入端的低電壓電路遠離放大器輸出端的電源電路

無論何時都要盡可能的使用表貼器件。SMT器件具有更低的寄生感抗(對旁路電容性能尤為重要)

D類放大器器件需要手工布局布線，不要使用軟件的自動布局布線。

總之，為了降低阻抗和感抗，處理大電流的走線如VCC和輸出信號路徑必須盡可能的寬且短。VCC和輸出信號走線仍具有較高的電壓和電流，因此這些走線必須遠離敏感信號和敏感器件，如時鐘信號和PLL器件。

采用一個完整的地平面