LED芯片封裝缺陷檢測方法研究

由于壽命長、能耗低等優(yōu)點被廣泛地應用于指示、顯示等領域?？煽啃?、穩(wěn)定性及高出光率是LED取代現(xiàn)有照明光源必須考慮的因素。封裝工藝是影響LED功能作用的主要因素之一，封裝工藝關鍵工序有裝架、壓焊、封裝。由于封裝工藝本身的原因，導致LED封裝過程中存在諸多缺陷(如重復焊接、芯片電極氧化等)，統(tǒng)計數(shù)據(jù)顯示[1。2]：焊接系統(tǒng)的失效占整個半導體失效模式的比例是25％～30％，在國內[33，由于受到設備和產(chǎn)量的雙重限制，多數(shù)生產(chǎn)廠家采用人工焊接的方法，焊接系統(tǒng)不合格占不合格總數(shù)的40％以上。從使用角度分析，LED封裝過程中產(chǎn)生的缺陷，雖然使用初期并不影響其光電性能，但在以后的使用過程中會逐漸暴露出來并導致器件失效。在LED的某些應用領域，如高精密航天器材，其潛在的缺陷比那些立即出現(xiàn)致命性失效的缺陷危害更大。因此，如何在封裝過程中實現(xiàn)對LED芯片的檢測、阻斷存在缺陷的LED進入后序封裝工序，從而降低生產(chǎn)成本、提高產(chǎn)品的質量、避免使用存在缺陷的LED造成重大損失就成為LED封裝行業(yè)急需解決的難題。

    目前，LED產(chǎn)業(yè)的檢測技術主要集中于封裝前晶片級的檢測[“]及封裝完成后的成品級檢測睜7I，而國內針對封裝過程中LED的檢測技術尚不成熟。本文在LED芯片非接觸檢測方法的基礎上睜9J，在LED引腳式封裝過程中，利用p-n結光生伏特效應，分析了封裝缺陷對光照射LED芯片在引線支架中產(chǎn)生的回路光電流的影響，采用電磁感應定律測量該回路光電流，實現(xiàn)LED封裝過程中芯片質量及封裝缺陷的檢測

    1理論分析

    1．1 p-n結的光生伏特效應[m]根據(jù)p-n結光生伏特效應，光生電流IL表示為：

　　式中，A為p-n結面積，q是電子電量，Ln、Lp分別為電子和空穴的擴散長度，J表示以光子數(shù)計算的平均光強，α為p-n結材料的吸收系數(shù)，β是量子產(chǎn)額，即每吸收一個光子產(chǎn)生的電子一空穴對數(shù)。

    在LED引腳式封裝過程中，每個LED芯片是被固定在引線支架上的，LED芯片通過壓焊金絲(鋁絲)與引線支架形成了閉合回路，如圖1。若忽略引線支架電阻，LED支架回路光電流等于芯片光生電流IL?？梢?，當p-n結材料和摻雜濃度一定時，支架回路光電流與光照強度I成正比。

　　1．2封裝缺陷機理

　　LED芯片受到腐蝕因素影響或沾染油污時，在芯片電極表面生成一層非金屬膜，產(chǎn)生封裝缺陷[11]。電極表面存在非金屬膜層的LED芯片壓焊工序后，焊接處形成金屬一介質-金屬結構，也稱為隧道結。當一定強度的光照射在LED芯片上，若LED芯片失效，支架回路無光電流流過若非金屬膜層足夠厚，只有極少數(shù)電子可以隧穿膜層勢壘，LED支架回路也無光電流流過；若非金屬膜層較薄，由于LED芯片光生電流在隧道結兩側形成電場，電子主要以場致發(fā)射的方式隧穿膜層，流過單位面積膜層的電流可表示為[12]。

　　其中q為電子電量，m為電子質量，矗為普朗克常數(shù)，vx、vy、vz分別是電子在x、y、z方向的隧穿速度，T(x)為電子的隧穿概率。又任意勢壘的電子隧穿概率可表示為[13]

　　其中jin、jout。分別是進入膜層和穿過膜層的電流密度，，x指向為芯片電極表面到壓焊點，為膜層中z方向任意點的勢壘，E是垂直芯片電極表面速度為vx電子的能量。_g1uY0U,t*T9RBO0

　　圖2為在電場f’作用‘F芯片電極表面的勢壘圖，其中EF為費米能級，U'為電子發(fā)射勢壘。由圖2

    若芯片電極表面為突變結，其值為U0，光生電流在隧道結兩側形成的電場強度為F，電極表面以外的勢壘為U0- qFx。取芯片電極導帶底為參考能級E0(x=0)，因而有x<0處，U(x)=0；x>0處，U(x)=U0- qFx，根據(jù)條件U(x)=E=U0- qFx2

    式中d為膜層厚度，V為膜層隧道結兩側電壓。當LED芯片發(fā)生光生伏特效應時，由式(7)可知，流過芯片電極表面非金屬膜層的電流受到膜層厚度的影響，隨著膜層增厚，流過膜層的電流減小，流過LED支架回路的光電流也將減小。

　　　綜上所述，引腳式LED支架回路光電流的有無或大小可以反映封裝工藝中LED芯片的功能狀態(tài)及芯片電極與引線支架的電氣連接情況，因此，可以通過檢測LED支架回路光電流達到檢測引腳式封裝工藝中芯片功能狀態(tài)和封裝缺陷。