當(dāng)前位置:首頁 > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]摘要:介紹一種基于四通道ADC的高速交錯(cuò)采樣設(shè)計(jì)方法以及在FPGA平臺(tái)上的實(shí)現(xiàn)。著重闡述四通道高速采樣時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)、高速數(shù)據(jù)的同步接收以及采樣數(shù)據(jù)的校正算法。實(shí)驗(yàn)及仿真結(jié)果表明,同步數(shù)據(jù)采集的結(jié)構(gòu)設(shè)計(jì)和預(yù)

摘要:介紹一種基于四通道ADC的高速交錯(cuò)采樣設(shè)計(jì)方法以及在FPGA平臺(tái)上的實(shí)現(xiàn)。著重闡述四通道高速采樣時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)、高速數(shù)據(jù)的同步接收以及采樣數(shù)據(jù)的校正算法。實(shí)驗(yàn)及仿真結(jié)果表明,同步數(shù)據(jù)采集的結(jié)構(gòu)設(shè)計(jì)和預(yù)處理算法,能良好抑制并行ADC輸出信號(hào)因相位偏移、時(shí)鐘抖動(dòng)等造成的失配誤差。
關(guān)鍵詞:交錯(cuò)采樣;高速采樣時(shí)鐘;同步接收;信號(hào)處理

0 引言
    高速、超寬帶信號(hào)采集技術(shù)在雷達(dá)、天文和氣象等領(lǐng)域應(yīng)用廣泛。高采樣率需要高速的模/數(shù)轉(zhuǎn)換器(ADC)。目前市場(chǎng)上單片高速ADC的價(jià)格昂貴,分辨率較低,且采用單片超高速ADC實(shí)現(xiàn)的數(shù)據(jù)采集對(duì)FPGA的性能和PCB布局布線技術(shù)提出了嚴(yán)峻的挑戰(zhàn)。
    利用時(shí)間交叉采樣原理,對(duì)同一信號(hào)用多個(gè)相對(duì)較低速的ADC并行采樣是可行的。本文針對(duì)某項(xiàng)目要求構(gòu)建了四路采樣率為400 MHz的ADC和高性能FPGA接口處理平臺(tái),實(shí)現(xiàn)1.6 GHz數(shù)據(jù)采集。著重討論了ADC采樣時(shí)鐘的設(shè)計(jì)、數(shù)據(jù)同步接收和校正預(yù)處理等關(guān)鍵技術(shù),并提出軟硬件優(yōu)化方案。

1 采樣系統(tǒng)設(shè)計(jì)
1.1 多ADC并行采樣原理
    時(shí)間交叉采樣原理基于使用多片相對(duì)低速的并行ADC實(shí)現(xiàn)高速數(shù)據(jù)采集。m路ADC中每一片ADC的采樣頻率是整個(gè)系統(tǒng)采樣頻率的1/m,通過算法調(diào)整可使每一路通道時(shí)鐘具有固定相位差,采樣數(shù)據(jù)經(jīng)多路排序合并后,可達(dá)到一路ADC采樣速率m倍的效果。圖1是四路采樣時(shí)序結(jié)構(gòu),理想條件下各路時(shí)鐘相位依次相差90°。


1.2 時(shí)鐘設(shè)計(jì)
    外部時(shí)鐘信號(hào)經(jīng)“時(shí)鐘分配模塊1”轉(zhuǎn)換成兩路同相差分時(shí)鐘信號(hào),一路送“時(shí)鐘分配模塊2”,另一路經(jīng)PCB走線移相90°后送“時(shí)鐘分配模塊3”。模塊2,3各輸出兩路180°相差時(shí)鐘信號(hào),最終得到依次相差近似90°的四路ADC采樣時(shí)鐘。
    四路時(shí)鐘信號(hào)并非嚴(yán)格均勻相差90°,各路獨(dú)立進(jìn)入“相位調(diào)整電路”微調(diào)。相位微調(diào)電路由可編程移相LC網(wǎng)絡(luò)組成,F(xiàn)PGA獨(dú)立控制四路調(diào)整電路,使相位時(shí)延控制在200~300 ps范圍。時(shí)鐘分配及調(diào)整電路結(jié)構(gòu)如圖2所示。


1.3 數(shù)據(jù)接收和存儲(chǔ)
    ADC輸出數(shù)據(jù)速率為400 MHz,與之相對(duì)應(yīng)的隨路時(shí)鐘為200 MHz,利用DDR方式接收數(shù)據(jù)。FPGA內(nèi)部PLL產(chǎn)生的四路時(shí)鐘信號(hào)的上升沿和下降沿都對(duì)輸入數(shù)據(jù)進(jìn)行實(shí)時(shí)采樣,數(shù)據(jù)與采樣時(shí)鐘之間保持一定的相位差,以滿足同步時(shí)序的數(shù)據(jù)建立時(shí)間(Tsu)和保持時(shí)間(Th),如圖3所示。


    通過FPGA輸入模塊IDDR映射生成內(nèi)部寄存器接收數(shù)據(jù),并由異步FIFO實(shí)現(xiàn)內(nèi)部時(shí)序同步和存儲(chǔ)。ADC采樣數(shù)據(jù)的有效位是14 b,利用FPGA軟核生成的FIFO寬度和深度可分別設(shè)置為28 b和128,其中高14位[27:14]存儲(chǔ)奇數(shù)時(shí)刻的采樣數(shù)據(jù),低14位[13:0]存儲(chǔ)偶數(shù)時(shí)刻的采樣數(shù)據(jù),數(shù)據(jù)存儲(chǔ)如圖4所示。



2 數(shù)據(jù)預(yù)處理
2.1 時(shí)間交叉采樣引起的誤差
    在圖1所示的多通道并行時(shí)間交叉采樣的數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)中,各個(gè)子通道間數(shù)據(jù)不可能完全匹配,主要會(huì)產(chǎn)生三種誤差:
    (1)由于各個(gè)子通道ADC的增益不一致而引起的增益誤差(Gain Error);
    (2)多相時(shí)鐘設(shè)計(jì)不完全理想以及PCB板線路走線延遲不一致引起的采樣時(shí)刻偏離帶來的時(shí)間相位誤差(Time Skew Error);
    (3)各通道ADC基準(zhǔn)電壓不一致而引起的偏置誤差(Offset Error)。
    以正弦信號(hào)為例,令輸入信號(hào)S=Acos(2πfint)+θ。其中:A,fin,θ分別為輸入信號(hào)的幅度、頻率和初始相位。若系統(tǒng)總采樣率為fs,經(jīng)m片ADC時(shí)間交叉采樣后第k個(gè)子通道的輸出為:
   
    式中:0≤n<N-1,N為每個(gè)子通道數(shù)據(jù)采樣點(diǎn)數(shù);gk為第k個(gè)子通道的增益;δ為時(shí)間誤差;σ為偏置誤差。
2.2 增益誤差的計(jì)算和校正
    在本文的設(shè)計(jì)中,經(jīng)過模擬前端多相時(shí)鐘電路設(shè)計(jì),時(shí)間相位誤差可以忽略,且ADC的基準(zhǔn)電壓由同一電源供電,偏置誤差也可忽略,在此,利用DFT變換校正增益誤差。對(duì)于只有增益誤差的第k個(gè)子通道的輸出信號(hào)yk(n)=gkAcos[2πfin(mn+k)/fs+θ],做N點(diǎn)DFT得:

    以第一個(gè)子通道的增益go為校正的起始標(biāo)準(zhǔn),則第k個(gè)子通道的相對(duì)增益誤差為,因此,經(jīng)過增益誤差校正輸出信號(hào)為:
           

3 實(shí)驗(yàn)仿真結(jié)果
    圖5是經(jīng)過FPGA內(nèi)部映射之后的時(shí)序仿真圖,可以看到經(jīng)過精心設(shè)計(jì)的多相時(shí)鐘技術(shù)以及合理的同步接收使信號(hào)的采集效果良好。


    圖6是采集得到的數(shù)據(jù)經(jīng)過增益誤差校正前后的頻譜對(duì)比圖,可以看到在40 MHz處,雜散得到了明顯的抑制。其中,模擬輸入信號(hào)的頻率為20 MHz。



4 結(jié)語
    針對(duì)高速并行ADC時(shí)間交叉采樣技術(shù)對(duì)多相時(shí)鐘信號(hào)的高要求以及采集數(shù)據(jù)的誤差,介紹了多相時(shí)鐘設(shè)計(jì)的一種方法和利用FFT技術(shù)實(shí)現(xiàn)對(duì)增益誤差的校正。通過實(shí)驗(yàn)仿真證明,該設(shè)計(jì)能夠有效提升數(shù)據(jù)采集系統(tǒng)的性能。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動(dòng)力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉