當(dāng)前位置:首頁(yè) > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]摘要:設(shè)計(jì)是以信道的編解碼的思想,實(shí)現(xiàn)信道的編解過(guò)程,通過(guò)用VHDL語(yǔ)言對(duì)Altera公司生產(chǎn)的可編程邏輯器件CPLD進(jìn)行編程,從而實(shí)現(xiàn)HDB3碼編解碼過(guò)程,同時(shí)也可采用原理圖的形式用CPLD實(shí)現(xiàn)卷積碼編解碼器。通過(guò)本次設(shè)

摘要:設(shè)計(jì)是以信道的編解碼的思想,實(shí)現(xiàn)信道的編解過(guò)程,通過(guò)用VHDL語(yǔ)言對(duì)Altera公司生產(chǎn)的可編程邏輯器件CPLD進(jìn)行編程,從而實(shí)現(xiàn)HDB3碼編解碼過(guò)程,同時(shí)也可采用原理圖的形式用CPLD實(shí)現(xiàn)卷積碼編解碼器。通過(guò)本次設(shè)計(jì),實(shí)現(xiàn)了信道的編解碼,從而了解信道的編解碼過(guò)程。
關(guān)鍵詞:信道編解碼;CPLD;HDB3碼;卷積碼

0 引言
    通過(guò)對(duì)可編程邏輯器件CPLD用VHDL語(yǔ)言進(jìn)行編程,實(shí)現(xiàn)編碼譯碼過(guò)程,本設(shè)計(jì)采用HDB3碼對(duì)可編成邏輯器件進(jìn)行編程。

1 CPLD相關(guān)內(nèi)容及信道編解碼
    CPLD(Complex Programmable Logic Device)是復(fù)雜可編程邏輯器件的簡(jiǎn)稱(chēng),它是20世紀(jì)90年代初期出現(xiàn)的高密度可編程邏輯器件,采用E2CMOS工藝制作,一般由三種可編程電路組成,即可編程邏輯宏單元,可編程輸入/輸出單元和可編程內(nèi)部連線。它可利用EDA技術(shù)中的MAX+ PLUS2作為開(kāi)發(fā)工具,將設(shè)計(jì)的電路圖或硬件描述語(yǔ)言編寫(xiě)的程序綜合成網(wǎng)表文件寫(xiě)入其中,制成ASIC芯片。CPLD的突出優(yōu)點(diǎn)是可反復(fù)編程,集成度非常高,數(shù)據(jù)速率快,同時(shí)具有較大的靈活性。

2 編碼器的VHDL建模與程序設(shè)計(jì)
2.1 HDB3碼編碼規(guī)則
    HDB3碼是AMI碼的改進(jìn)型,稱(chēng)為三階高密度雙極性碼,它克服了AMI碼的長(zhǎng)連0串現(xiàn)象。HDB3碼的編碼規(guī)則為先檢查消息代碼(二進(jìn)制)的連0串,若沒(méi)有4個(gè)或4個(gè)以上連0串,則按照AMI碼的編碼規(guī)則對(duì)消息代碼進(jìn)行編碼;若出現(xiàn)4個(gè)或4個(gè)以上連0串,則將每4個(gè)連0小段的第4個(gè)0變換成與前一非0符號(hào)(+1或-1)同極性的V符號(hào),同時(shí)保證相鄰Y符號(hào)的極性交替(即+1記為+V,-1記為-V);接著檢查相鄰V符號(hào)間非0符號(hào)的個(gè)數(shù)是否為偶數(shù),若為偶,則將當(dāng)前的V符號(hào)的前一非0符號(hào)后的第1個(gè)0變?yōu)?B或-B符號(hào),且B的極性與前一非0符號(hào)的極性相反,并使后面的非0符號(hào)從V符號(hào)開(kāi)始再交替變化。
2.2 HDB3編碼器的VHDL建模與程序設(shè)計(jì)
    HDB3碼的VHDL建模思想是在消息代碼的基礎(chǔ)上,依據(jù)HDB3編碼規(guī)則進(jìn)行插入“V”符號(hào)和“B”符號(hào)的操作,且用2位二進(jìn)制代碼分別表示。最后完成單極性信號(hào)變成雙極性信號(hào)的轉(zhuǎn)換。其編碼模型如圖1所示。


2.2.1 插“V”模塊的實(shí)現(xiàn)
    插“V”模塊主要是對(duì)消息代碼里的四連0串的檢測(cè),即當(dāng)出現(xiàn)四個(gè)連0串的時(shí)候,把第四個(gè)“0”變換成符號(hào)“V”,用“11”標(biāo)識(shí)。“1”用“01”標(biāo)識(shí),“0”用“00”標(biāo)識(shí)。實(shí)現(xiàn)的VHDL結(jié)構(gòu)代碼如arty:
   
2.2.2 插“B”模塊的實(shí)現(xiàn)
    插“B”模塊的建模思路是當(dāng)相鄰“V”符號(hào)之間有偶數(shù)個(gè)非0符號(hào)時(shí),把后一小段的第1個(gè)“0”變換成一個(gè)“B”符號(hào)??捎靡粋€(gè)4位的移位寄存器來(lái)實(shí)現(xiàn)延遲,這樣經(jīng)插“V”處理過(guò)的碼元,可在同步時(shí)鐘的作用下同時(shí)進(jìn)行是否插“B”的判決,等到碼元從移位寄存器里出來(lái)的時(shí)候,就可以決定是應(yīng)該變換成“B”符號(hào),還是照原碼輸出。輸出端用“11”表示符號(hào)“V”,“01”表示“1”碼,“00”表示“0”碼,“10”表示符號(hào)“B”。VHDL的結(jié)構(gòu)代碼如artb:
   

2.3 單極性變雙極性的實(shí)現(xiàn)
    因?yàn)榻?jīng)過(guò)插“B”模塊后,“V”、“B”、“1”已經(jīng)分別用雙相碼“11”、“10”、“01”標(biāo)識(shí)。“0”用“00”標(biāo)識(shí)。而在實(shí)際應(yīng)
用中,CPLD或FPGA端口的輸出電壓只有正極性電壓,且在波形仿真中也只有“+1”和“0”,而無(wú)法識(shí)別“-1”。所以要得到所需HDB3編碼的結(jié)果,需定義“00”、“01”、“10”來(lái)分別表示“0”、“-1”、“+1”??蓪⒉?ldquo;B”模塊后輸出的“00”、“01”、“10”、“11”組合轉(zhuǎn)換為“00”、“01”、“10”組合,再通過(guò)“00”、“01”、“10”控制四選一數(shù)字開(kāi)關(guān)的地址來(lái)選擇輸出通道,就可以實(shí)現(xiàn)0、-B、+B。本設(shè)計(jì)使用CC4052的一組通道作為四選一數(shù)字開(kāi)關(guān),從而將CPLD或FPGA目標(biāo)芯片的標(biāo)識(shí)性輸出轉(zhuǎn)換成雙極性信號(hào),最終實(shí)現(xiàn)HDB3非歸零編碼。
2.4 HDB3編碼器的仿真
    在此,以四連“0”的可能性通過(guò)多“0”消息代碼進(jìn)行分析,并利用EDA工具對(duì)VHDL源程序進(jìn)行編譯、適配、優(yōu)化、邏輯綜合與仿真。仿真結(jié)果顯示其完全可以達(dá)到編碼要求。而將HDB3編碼硬件描述下載到CPLD或FPGA目標(biāo)芯片中,然后連接好CC4052進(jìn)行實(shí)際應(yīng)用測(cè)試(用示波器測(cè)得)的編碼波形如圖2所示。



3 實(shí)驗(yàn)結(jié)果
    利用QUARTUS2開(kāi)發(fā)工具進(jìn)行編譯和仿真,HDB3碼器仿真波形如圖3所示。



4 結(jié)論
    本設(shè)計(jì)主要是通過(guò)用VHDL語(yǔ)言對(duì)可編程邏輯器件CPLD進(jìn)行控制,基于Altera公司的Quartus X軟件開(kāi)發(fā)平臺(tái),以原理圖和VHDL語(yǔ)言方法混合輸入設(shè)計(jì),實(shí)現(xiàn)了信道編碼、HDB3碼和卷積碼的編解碼過(guò)程。該設(shè)計(jì)方案與專(zhuān)用的基帶傳輸碼型編碼芯片相比,有以下優(yōu)勢(shì):體積小,集成度高,開(kāi)發(fā)周期短,設(shè)計(jì)過(guò)程簡(jiǎn)單便捷,運(yùn)行速度快,使用方便,成本低。本文設(shè)計(jì)的編碼器能夠彌補(bǔ)專(zhuān)用基帶傳輸碼型編碼芯片的不足,具備一定的工程應(yīng)用價(jià)值。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車(chē)的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車(chē)技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車(chē)工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車(chē)。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車(chē) 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱(chēng),數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱(chēng)"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉