線性調(diào)頻信號基于FPGA IP核的脈沖壓縮設(shè)計

摘要：為實現(xiàn)線性調(diào)頻信號的數(shù)字脈沖壓縮，設(shè)計一個FPGA硬件平臺，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計方法。針對脈沖壓縮進行了理論分析和Matlab仿真，設(shè)計完成后對系統(tǒng)軟、硬件進行了全面測試，并根據(jù)實測數(shù)據(jù)對脈沖壓縮結(jié)果進行了分析。結(jié)果表明，該系統(tǒng)可實現(xiàn)1 024點的脈沖壓縮功能，主副瓣比、主瓣寬度等指標與理論仿真結(jié)果一致。該方法的參數(shù)設(shè)置靈活，可以簡化軟件設(shè)計，縮短研發(fā)周期。
關(guān)鍵詞：FPGA；IP核；脈沖壓縮；Matlab

0 引言
    根據(jù)雷達分辨理論，為了使雷達作用距離遠，同時又具有高的測距精度和好的距離、速度分辨力，雷達發(fā)射信號必須是大帶寬長脈沖形式。脈沖壓縮過程就是對大時寬帶寬積信號在接收時進行匹配濾波，重新調(diào)整信號中各頻率分量的相對相位以得到窄脈沖信號，從而提高雷達的距離分辨力和測距精度。由于線性調(diào)頻信號產(chǎn)生較為方便，而且它對多普勒頻率不敏感，因此實際工程中常采用線性調(diào)頻信號作為脈壓信號。
    近年來，隨著現(xiàn)場可編程門陣列(FPGA)在雷達信號處理中的廣泛應用以及FPGA芯片技術(shù)的發(fā)展，為大家提供了一種較好解決數(shù)字脈壓的途徑。其中，利用IP核設(shè)計FPGA數(shù)字系統(tǒng)成為一種趨勢，這些知識產(chǎn)權(quán)核可以大大簡化FPGA的設(shè)計，加快設(shè)計速度，縮短研發(fā)周期，而且經(jīng)過不斷的優(yōu)化，IP核具有了更好的精度和更快的運算速度，實際的工程應用效果很好。
    本文以此為出發(fā)點，對線性調(diào)頻信號的脈沖壓縮進行了研究，仿真，并提出了一種采用IP核設(shè)計脈沖壓縮的方法。

1 線性調(diào)頻信號的脈沖壓縮
1．1 脈沖壓縮的實現(xiàn)原理
    脈沖壓縮可以采用“共軛濾波器對”的匹配濾波法和相關(guān)處理法。匹配濾波法對應于頻域相乘，相關(guān)處理法對應于時域卷積。依據(jù)傅里葉變換理論：時域卷積等效于頻域乘積。因此這兩種方法是等效的，只是一種方法在頻域?qū)崿F(xiàn)，而另一種方法在時域?qū)崿F(xiàn)?？紤]到運算量，工程上一般采用頻域法，可以利用快速FFT算法提高計算速度，然后將雷達回波與匹配濾波系數(shù)的頻域響應相乘，再經(jīng)過IFFT處理得到脈沖壓縮結(jié)果。匹配濾波系數(shù)只與發(fā)射信號有關(guān)，預先可知，一般預先算好。
1．2 線性調(diào)頻信號的脈沖壓縮
    一般在時寬帶寬積BT>30時，可以近似認為線性調(diào)頻信號具有矩形振幅頻譜，因此其匹配濾波器也應該具有矩形帶通振幅特性。線性調(diào)頻信號的匹配濾波器的近似頻率特性可描述為：

    可以看出，線性調(diào)頻的脈沖壓縮結(jié)果具有sine函數(shù)形狀。主瓣寬度為1／B，第一旁瓣電平約為-13．2 dB。如果是多目標環(huán)境，較大的旁瓣會埋沒附近的小目標信號，為了抑制旁瓣，可以采用加權(quán)技術(shù)。其實質(zhì)就是對信號進行失配處理以抑制旁瓣，其副作用是使輸出信號的主瓣降低并展寬。
1．3 理論仿真
    設(shè)匹配濾波器的輸入信號是線性調(diào)頻I／Q基帶信號，帶寬為40 MHz，采樣頻率為100 MHz，脈沖寬度為6μs，信號幅度為1，通過Matlab對其進行脈沖壓縮仿真。圖1中是輸入的I／Q基帶信號波形以及脈壓后的結(jié)果。從圖中可以看到脈壓后產(chǎn)生的窄脈沖，波形具有sine函數(shù)性質(zhì)，除主瓣外，時間軸上還有延伸的一串副瓣；還可看出，經(jīng)過海明加權(quán)后，第一副瓣比主瓣下降約40 dB，但主瓣寬度也有相應的展寬。如圖2所示。

2 脈沖壓縮系統(tǒng)設(shè)計
    該系統(tǒng)的主要功能是對線性調(diào)頻I／Q基帶信號進行高速采集，然后在FPGA中實現(xiàn)線性調(diào)頻信號的脈沖壓縮，之后通過D／A變換器輸出脈壓結(jié)果，監(jiān)測脈壓后的波形。
2．1 系統(tǒng)硬件平臺
    該系統(tǒng)硬件平臺主要包括：差分驅(qū)動電路，A／D采集電路、FPGA電路、晶振等電路、電路結(jié)構(gòu)框圖如圖3所示。

     FPGA采用的是Xilinx公司的芯片XQ2V1000，其配置芯片為Xilinx公司的PROM芯片XQ18V04，以主動串行方式對FPGA進行上電配置。差分驅(qū)動電路選用ADI公司的AD8138，A／D、D／A電路分別為ADI公司的14位高速模／數(shù)轉(zhuǎn)換芯片ADS5500和14位高速數(shù)／模轉(zhuǎn)換芯片DAC5675A。硬件電路的設(shè)計注重細節(jié)：I／Q兩通道傳輸線設(shè)計時保證線長相等，使得I／Q時延帶來的相位誤差一致；采用DCI(DigitaUy Controlled Impe-dance)端接技術(shù)，在FPGA的每個bank上外接兩個參考電阻來對該bank的每個I／O管腳實現(xiàn)端接，減少外接電阻的數(shù)量，實現(xiàn)阻抗匹配，提高系統(tǒng)的穩(wěn)定性；做好電源濾波，對元器件進行合理布局，布線，對模擬信號和數(shù)字信號進行有效隔離，減小信號間串擾。

2．2 軟件設(shè)計流程
    整個脈沖壓縮處理在時間上是順序的，是典型的數(shù)據(jù)流驅(qū)動的系統(tǒng)，即先進行FFT，復乘然后是IFFT及FIFO輸出，脈沖壓縮的總時序關(guān)系見圖4。該系統(tǒng)實現(xiàn)1 024點的脈沖壓縮，算法上采用基于IP核的設(shè)計方法。主要用到了FFT核，乘法器核以及單口Block Memory核，這些IP核的應用及脈沖壓縮的具體實現(xiàn)如下所述。

2．2．1 FFT運算
    對于長度為N的時域序列X(n)的離散傅里葉變換為X(k)：
   
     FFT算法主要是利用旋轉(zhuǎn)因子exp(-j2πnk／N)的周期性和對稱性的特點進行改進的算法，可以有效地減小運算量。Xilinx公司的FFT核利用Cooley-Tukey算法實現(xiàn)FFT／IFFT運算，最高支持216點長度的運算，可以實現(xiàn)流水線型、基4、基2三種結(jié)構(gòu)，蝶形運算后可選擇對數(shù)據(jù)順序輸出還是倒序輸出，對IP核進行不同的配置，可以實現(xiàn)資源和運算速度的最優(yōu)化。在此選用基4蝶形運算，對于1 024點數(shù)據(jù)，需要5級蝶形運算。
    Xilinx公司的FFT核的參數(shù)通過GUI界面(見圖5)進行設(shè)置，可設(shè)置的參數(shù)包括FFT點數(shù)，運算實施方法，輸入數(shù)據(jù)位數(shù)等，設(shè)置完畢后點擊Generate可即時生成代碼。

    硬件描述語言采用VHDL，使用時程序中要對器件初始化并進行定義，F(xiàn)FT核的器件定義語句見圖6。

2．2．2 匹配濾波系數(shù)產(chǎn)生
    根據(jù)匹配濾波理論，對于一個確定的輸入信號，匹配濾波系數(shù)就是這個輸入信號的頻譜的復共軛，系數(shù)可以通過Matlab預先計算出來并以二進制的文件格式進行存儲。此處計算時可以進行加權(quán)處理，在系數(shù)中乘以窗函數(shù)即可。
    通過Xilinx公司的單口Block Memory核，可以把Matlab產(chǎn)生的存儲文件加載進去。當程序運行時，根據(jù)使能控制信號，把匹配濾波系數(shù)數(shù)據(jù)(1 024點)依次讀取出來，送入乘法器進行后續(xù)運算。BlockMemory核的參數(shù)設(shè)置通過GUI界面進行，可即使生成代碼。
2．2．3 乘法運算
    乘法運算部分完成FFT后數(shù)據(jù)與匹配濾波系數(shù)數(shù)據(jù)的復數(shù)乘法運算。根據(jù)復數(shù)的乘法規(guī)則。
    (A+aj)(B+bj)=(AB-ab)+(Ab+aB)j
    兩個復數(shù)的乘法運算實際上包括了4個實數(shù)的乘法運算，因此，此部分的設(shè)計用到了4個乘法器核。Xilinx公司的乘法器核支持補碼運算，可輸入A，B兩路數(shù)據(jù)，每路的輸入數(shù)據(jù)長度可達64 b。乘法器核的參數(shù)設(shè)置也是通過GUI界面進行，可即使生成代碼。
2．2．4 IFFT運算
    IFFT運算的處理單元和FFT的處理單元采用相同的結(jié)構(gòu)來實現(xiàn)。具體的實現(xiàn)方法是，在做IFFT運算前，先交換輸入數(shù)據(jù)的實部和虛部，然后送入FFT處理單元按照FFT結(jié)構(gòu)進行運算，得到運算結(jié)果后，再對其實部和虛部進行交換，然后除以運算點數(shù)1 024，就可以得到IFFT后脈沖壓縮的運算結(jié)果。
2．3 工程軟件仿真
    利用ModelSim仿真軟件首先對程序代碼進行時序功能仿真，完成邏輯的綜合與實現(xiàn)之后再進行布局布線后仿真，此時的仿真已基本接近真實情況。綜合后的仿真情況如圖7所示，仿真結(jié)果表明軟件運行正常，可實現(xiàn)線性調(diào)頻信號的脈沖壓縮。

2．4 測試數(shù)據(jù)分析
    完成程序編制及仿真之后，把軟件加載至FPGA中進行全面測試。通過Chipscope軟件可以采集到A／D之后的I／Q線性調(diào)頻基帶信號數(shù)據(jù)以及經(jīng)過FPGA處理后的脈壓數(shù)據(jù)，把A／D后采集到的數(shù)據(jù)放在Matlab中進行理想的脈沖壓縮，與實際FPGA的脈壓結(jié)果進行對比。從圖8中可以看出，兩種處理的結(jié)果是一致的，主副瓣比大約都在35 dB左右，主瓣寬度也基本相同。如圖8所示。

    脈沖壓縮系統(tǒng)軟、硬件調(diào)試完畢之后，通過板上的D／A輸出可以直接監(jiān)測脈沖壓縮后的I／Q信號波形，如圖9所示。

3 結(jié)語
    本文主要介紹了一種利用FPGA IP核設(shè)計線性調(diào)頻信號脈沖壓縮的方法，通過各種仿真與實際測試表明脈沖壓縮結(jié)果正確。這種基于IP核的模塊化設(shè)計方法非常靈活，參數(shù)的設(shè)置和修改方便，大大縮減了設(shè)計的開發(fā)周期。需要注意的是，雖然IP核的內(nèi)部結(jié)構(gòu)和實現(xiàn)功能已經(jīng)固定，但設(shè)計時也要結(jié)合算法原理和IP核的自身特點綜合考慮，對參數(shù)進行合理設(shè)置，以便獲得硬件資源和運算速度的最優(yōu)化。