PROTEL技術(shù)大全之第三篇

時(shí)間：2012-06-20 14:54:48

關(guān)鍵字： Protel 電感原理圖電容

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]D2-D1)過(guò)孔的寄生電容會(huì)給電路造成的主要影響是延長(zhǎng)了信號(hào)的上升時(shí)間，降低了電路的速度。舉例來(lái)說(shuō)，對(duì)于一塊厚度為50Mil的PCB板，如果使用內(nèi)徑為10Mil，焊盤(pán)直徑為20Mil的過(guò)孔，焊盤(pán)與地鋪銅區(qū)的距離為32Mil,則我們

D2-D1)

過(guò)孔的寄生電容會(huì)給電路造成的主要影響是延長(zhǎng)了信號(hào)的上升時(shí)間，降低了電路的速度。舉例來(lái)說(shuō)，對(duì)于一塊厚度為50Mil的PCB板，如果使用內(nèi)徑為10Mil，焊盤(pán)直徑為20Mil的過(guò)孔，焊盤(pán)與地鋪銅區(qū)的距離為32Mil,則我們可以通過(guò)上面的公式近似算出過(guò)孔的寄生電容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，這部分電容引起的上升時(shí)間變化量為：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。從這些數(shù)值可以看出，盡管單個(gè)過(guò)孔的寄生電容引起的上升延變緩的效用不是很明顯，但是如果走線(xiàn)中多次使用過(guò)孔進(jìn)行層間的切換，設(shè)計(jì)者還是要慎重考慮的。

三、過(guò)孔的寄生電感

同樣，過(guò)孔存在寄生電容的同時(shí)也存在著寄生電感，在高速數(shù)字電路的設(shè)計(jì)中，過(guò)孔的寄生電感帶來(lái)的危害往往大于寄生電容的影響。它的寄生串聯(lián)電感會(huì)削弱旁路電容的貢獻(xiàn)，減弱整個(gè)電源系統(tǒng)的濾波效用。我們可以用下面的公式來(lái)簡(jiǎn)單地計(jì)算一個(gè)過(guò)孔近似的寄生電感：

L=5.08h[ln(4h/d)+1]其中L指過(guò)孔的電感，h是過(guò)孔的長(zhǎng)度，d是中心鉆孔的直徑。從式中可以看出，過(guò)孔的直徑對(duì)電感的影響較小，而對(duì)電感影響最大的是過(guò)孔的長(zhǎng)度。仍然采用上面的例子，可以計(jì)算出過(guò)孔的電感為：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信號(hào)的上升時(shí)間是1ns，那么其等效阻抗大小為：XL=πL/T10-90=3.19Ω。這樣的阻抗在有高頻電流的通過(guò)已經(jīng)不能夠被忽略，特別要注意，旁路電容在連接電源層和地層的時(shí)候需要通過(guò)兩個(gè)過(guò)孔，這樣過(guò)孔的寄生電感就會(huì)成倍增加。

四、高速PCB中的過(guò)孔設(shè)計(jì)

通過(guò)上面對(duì)過(guò)孔寄生特性的分析，我們可以看到，在高速PCB設(shè)計(jì)中，看似簡(jiǎn)單的過(guò)

孔往往也會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng)。為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響，在設(shè)計(jì)中可以盡量做到：

1、從成本和信號(hào)質(zhì)量?jī)煞矫婵紤]，選擇合理尺寸的過(guò)孔大小。比如對(duì)6-10層的內(nèi)

存模塊PCB設(shè)計(jì)來(lái)說(shuō)，選用10/20Mil（鉆孔/焊盤(pán)）的過(guò)孔較好，對(duì)于一些高密度的小尺寸的板子，也可以嘗試使用8/18Mil的過(guò)孔。目前技術(shù)條件下，很難使用更小尺寸的過(guò)孔了。對(duì)于電源或地線(xiàn)的過(guò)孔則可以考慮使用較大尺寸，以減小阻抗。

2、上面討論的兩個(gè)公式可以得出，使用較薄的PCB板有利于減小過(guò)孔的兩種寄

生參數(shù)。

3、PCB板上的信號(hào)走線(xiàn)盡量不換層，也就是說(shuō)盡量不要使用不必要的過(guò)孔。

4、電源和地的管腳要就近打過(guò)孔，過(guò)孔和管腳之間的引線(xiàn)越短越好，因?yàn)樗鼈儠?huì)

導(dǎo)致電感的增加。同時(shí)電源和地的引線(xiàn)要盡可能粗，以減少阻抗。

5、在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號(hào)提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地過(guò)孔。當(dāng)然，在設(shè)計(jì)時(shí)還需要靈活多變。前面討論的過(guò)孔模型是每層均有焊盤(pán)的情況，也有的時(shí)候，我們可以將某些層的焊盤(pán)減小甚至去掉。特別是在過(guò)孔密度非常大的情況下，可能會(huì)導(dǎo)致在鋪銅層形成一個(gè)隔斷回路的斷槽，解決這樣的問(wèn)題除了移動(dòng)過(guò)孔的位置，我們還可以考慮將過(guò)孔在該鋪銅層的焊盤(pán)尺寸減小。

問(wèn)：從WORD文件中拷貝出來(lái)的符號(hào)，為什么不能夠在PROTEL中正常顯示

復(fù)：請(qǐng)問(wèn)你是在SCH環(huán)境,還是在PCB環(huán)境,在PCB環(huán)境是有一些特殊字符不能顯示,因?yàn)槟菚r(shí)保留字.

問(wèn)：net名與port同名，pcb中可否連接

答復(fù)：可以,PROTEL可以多種方式生成網(wǎng)絡(luò),當(dāng)你在在層次圖中以port-port時(shí),每張線(xiàn)路圖可以用相同的NET名,它們不會(huì)因網(wǎng)絡(luò)名是一樣而連接.但請(qǐng)不要使用電源端口,因?yàn)槟鞘侨值?

問(wèn)：:請(qǐng)問(wèn)在PROTEL99SE中導(dǎo)入PADS文件，為何焊盤(pán)屬性改了

復(fù)：這多是因?yàn)閮煞N軟件和每種版本之間的差異造成，通常做一下手工體調(diào)整就可以了。

問(wèn)：請(qǐng)問(wèn)楊大蝦：為何通過(guò)軟件把power logic的原理圖轉(zhuǎn)化成protel后，在protel中無(wú)法進(jìn)行屬性修改，只要一修改，要不不現(xiàn)實(shí)，要不就是全顯示屬性？謝謝！

復(fù)：如全顯示，可以做一個(gè)全局性編輯，只顯示希望的部分。

問(wèn)：請(qǐng)教鋪銅的原則？

復(fù)：鋪銅一般應(yīng)該在你的安全間距的2倍以上.這是LAYOUT的常規(guī)知識(shí).

問(wèn)：請(qǐng)問(wèn)Potel DXP在自動(dòng)布局方面有無(wú)改進(jìn)?導(dǎo)入封裝時(shí)能否根據(jù)原理圖的布局自動(dòng)排開(kāi)?

復(fù)：PCB布局與原理圖布局沒(méi)有一定的內(nèi)在必然聯(lián)系，故此，Potel DXP在自動(dòng)布局時(shí)不會(huì)根據(jù)原理圖的布局自動(dòng)排開(kāi)。（根據(jù)子圖建立的元件類(lèi)，可以幫助PCB布局依據(jù)原理圖的連接）。

問(wèn)：請(qǐng)問(wèn)信號(hào)完整性分析的資料在什么地方購(gòu)買(mǎi)

復(fù)：Protel軟件配有詳細(xì)的信號(hào)完整性分析手冊(cè)。

問(wèn)：為何鋪銅，文件哪么大？有何方法？

復(fù)：鋪銅數(shù)據(jù)量大可以理解。但如果是過(guò)大，可能是您的設(shè)置不太科學(xué)。

問(wèn)：有什么辦法讓原理圖的圖形符號(hào)可以縮放嗎？

復(fù)：不可以。

問(wèn)：PROTEL仿真可進(jìn)行原理性論證，如有詳細(xì)模型可以得到好的結(jié)果

復(fù)：PROTEL仿真完全兼容Spice模型，可以從器件廠商處獲得免費(fèi)Spice模型，進(jìn)行仿真。PROTEL也提供建模方法，具有專(zhuān)業(yè)仿真知識(shí)，可建立有效的模型。

問(wèn)：99SE中如何加入漢字，如果漢化后好象少了不少東西！ 3-28 14:17:0 但確實(shí)少了不少功能！

復(fù)：可能是漢化的版本不對(duì)。

問(wèn)：如何制作一個(gè)孔為2*4MM 外徑為6MM的焊盤(pán)?

復(fù)：在機(jī)械層標(biāo)注方孔尺寸。與制版商溝通具體要求。

問(wèn)：我知道，但是在內(nèi)電層如何把電源和地與內(nèi)電層連接。沒(méi)有網(wǎng)絡(luò)表，如果有網(wǎng)絡(luò)表就沒(méi)有問(wèn)題了

復(fù)：利用from-to類(lèi)生成網(wǎng)絡(luò)連接

問(wèn)：還想請(qǐng)教一下99se中橢圓型焊盤(pán)如何制作？放置連續(xù)焊盤(pán)的方法不可取，線(xiàn)路板廠家不樂(lè)意?？煞裨谙乱话嬷屑尤脒@個(gè)設(shè)置項(xiàng)？

復(fù)：在建庫(kù)元件時(shí)，可以利用非焊盤(pán)的圖素形成所要的焊盤(pán)形狀。在進(jìn)行PCB設(shè)計(jì)時(shí)使其具有相同網(wǎng)絡(luò)屬性。我們可以向Protel公司建議。

問(wèn)：如何免費(fèi)獲取以前的原理圖庫(kù)和pcb庫(kù)

復(fù)：那你可以的WWW.PROTEL.COM下載

問(wèn)：剛才本人提了個(gè)在覆銅上如何寫(xiě)上空心(不覆銅)的文字,專(zhuān)家回答先寫(xiě)字,再覆銅,然后冊(cè)除字,可是本人試了一下,刪除字后,空的沒(méi)有,被覆銅覆蓋了,請(qǐng)問(wèn)專(zhuān)家是否搞錯(cuò)了,你能不能試一下

復(fù)：字必須用PROTEL99SE提供的放置中文的辦法，然后將中文（英文）字解除元件，（因?yàn)槟鞘且粋€(gè)元件）將安全間距設(shè)置成1MIL，再覆銅，然后移動(dòng)覆銅，程序會(huì)詢(xún)問(wèn)是否重新覆銅，回答NO。

問(wèn)：畫(huà)原理圖時(shí)，如何元件的引腳次序？

復(fù)：原理圖建庫(kù)時(shí)，有強(qiáng)大的檢查功能，可以檢查序號(hào)，重復(fù)，缺漏等。也可以使用陣列排放的功能，一次性放置規(guī)律性的引腳。

問(wèn)：protel99se6自動(dòng)布線(xiàn)后，在集成塊的引腳附近會(huì)出現(xiàn)雜亂的走線(xiàn)，像毛刺一般，有時(shí)甚至是三角形的走線(xiàn)，需要進(jìn)行大量手工修正，這種問(wèn)題怎么避免？

復(fù)：合理設(shè)置元件網(wǎng)格，再次優(yōu)化走線(xiàn)。

問(wèn)：用PROTEL畫(huà)圖，反復(fù)修改后，發(fā)現(xiàn)文件體積非常大（虛腫），導(dǎo)出后再導(dǎo)入就小了許多。為什么？？有其他辦法為文件瘦身嗎？

復(fù)：其實(shí)那時(shí)因?yàn)镻ROTEL的鋪銅是線(xiàn)條組成的原因造成的，因知識(shí)產(chǎn)權(quán)問(wèn)題，不能使用PADS里的“灌水”功能，但它有它的好處，就是可以自動(dòng)刪除“死銅”。致與文件大，你用WINZIP壓縮一下就很小。不會(huì)影響你的文件發(fā)送。

問(wèn)：請(qǐng)問(wèn)：在同一條導(dǎo)線(xiàn)上，怎樣讓它不同部分寬度不一樣，而且顯得連續(xù)美觀？謝謝！

復(fù)：不能自動(dòng)完成，可以利用編輯技巧實(shí)現(xiàn)。

liaohm問(wèn)：如何將一段圓弧進(jìn)行幾等分？

fanglin163答復(fù)：利用常規(guī)的幾何知識(shí)嘛。EDA只是工具。

問(wèn)：protel里用的HDL是普通的VHDL

復(fù)：Protel PLD不是，Protel FPGA是。

問(wèn)：補(bǔ)淚滴后再鋪銅，有時(shí)鋪出來(lái)的網(wǎng)格會(huì)殘缺，怎么辦？

復(fù)：那是因?yàn)槟阍谘a(bǔ)淚滴時(shí)設(shè)置了熱隔離帶原因，你只需要注意安全間距與熱隔離帶方式。也可以用修補(bǔ)的辦法。

問(wèn)：可不可以做不對(duì)稱(chēng)焊盤(pán)？拖動(dòng)布線(xiàn)時(shí)相連的線(xiàn)保持原來(lái)的角度一起拖動(dòng)？

復(fù)：可以做不對(duì)稱(chēng)焊盤(pán)。拖動(dòng)布線(xiàn)時(shí)相連的線(xiàn)不能直接保持原來(lái)的角度一起拖動(dòng)。

問(wèn)：請(qǐng)問(wèn)當(dāng)Protel發(fā)揮到及至?xí)r，是否能達(dá)到高端EDA軟件同樣的效果

復(fù)：視設(shè)計(jì)而定。