當(dāng)前位置:首頁(yè) > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]1 引 言可編程邏輯器件(PLD)是當(dāng)今國(guó)際上流行的新一代數(shù)字系統(tǒng)邏輯器件。它主要是一種“與-或”兩級(jí)式結(jié)構(gòu)器件,除了具有高速度、高集成度性能之外,其最大的特點(diǎn)就是用戶可定義其邏輯功能。因此PLD能

1 引 言

可編程邏輯器件(PLD)是當(dāng)今國(guó)際上流行的新一代數(shù)字系統(tǒng)邏輯器件。它主要是一種“與-或”兩級(jí)式結(jié)構(gòu)器件,除了具有高速度、高集成度性能之外,其最大的特點(diǎn)就是用戶可定義其邏輯功能。因此PLD能夠適應(yīng)各種需求,大大簡(jiǎn)化系統(tǒng)設(shè)計(jì),縮小系統(tǒng)規(guī)模,提高系統(tǒng)可靠性,受到廣大工程技術(shù)人員的青睞。

可編程邏輯器件種類繁多,性能各異,主要有以下幾種基本類型:可編程只讀存儲(chǔ)器(PROM),現(xiàn)場(chǎng)可編程邏輯陣列(FPGA),編程陣列邏輯(PAL),通用陣列邏輯(GAL)。通用陣列邏輯GAL(Generic ArrayLogic)是新一代的可編程邏輯器件,是采用先進(jìn)的E2CMOS工藝制造的大規(guī)模集成電路,是新產(chǎn)品設(shè)計(jì)的理想器件。用戶可將設(shè)計(jì)的邏輯電路通過(guò)IBM-PC機(jī)對(duì)GAL芯片編程。編程過(guò)程可分為三步:(1)根據(jù)設(shè)計(jì)要求寫出與或邏輯表達(dá)式的布爾方程;(2)利用編譯器,由計(jì)算機(jī)輔助編程,得到陣列的熔絲圖,并驗(yàn)證其正確性;(3)由于GAL的立即電可擦性,把編譯器的輸出送入編程器。編程器便按已確定的熔絲圖將新的內(nèi)部結(jié)構(gòu)信息存儲(chǔ)起來(lái)。這種編程方法簡(jiǎn)單易行。

2 系統(tǒng)組成與系統(tǒng)設(shè)計(jì)

2.1 系統(tǒng)的組成

我們介紹的系統(tǒng)是一種基于兩次采樣的高準(zhǔn)確度A/D轉(zhuǎn)換器。它的計(jì)數(shù)容量可達(dá)兩百萬(wàn)碼,相當(dāng)于六位半的A/D轉(zhuǎn)換器,是目前國(guó)內(nèi)所能做到的一種較高準(zhǔn)確度的A/D轉(zhuǎn)換器。它的工作原理是對(duì)被測(cè)信號(hào)進(jìn)行兩次采樣:第一次采樣由雙積分型A/D轉(zhuǎn)換器把被測(cè)信號(hào)高位轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字量N2h。第二次采樣的定時(shí)積分時(shí)間要比第一次采樣的定時(shí)積分時(shí)間延長(zhǎng)m倍,并用N2h來(lái)定時(shí)接通相應(yīng)的基準(zhǔn)電壓到求和積分器。定值積分時(shí)則改用小基準(zhǔn)電壓Es/n來(lái)進(jìn)行放電,從而獲得與被測(cè)信號(hào)低位相應(yīng)的讀數(shù)N2l。綜合兩次采樣結(jié)果,A/D轉(zhuǎn)換器的總計(jì)數(shù)值為:mnN2h+N2l。它的總體框圖如圖1所示。

由于系統(tǒng)正常工作時(shí)需要一個(gè)龐大的邏輯控制電路來(lái)完成兩次采樣過(guò)程,所以我們采用PLD來(lái)實(shí)現(xiàn)硬件控制邏輯。

2.2 系統(tǒng)的設(shè)計(jì)

在所有PLD中,由于GAL器件具有低功耗、高速度、可重復(fù)編程和輸出可重組態(tài)的特點(diǎn),加上它的性價(jià)比明顯優(yōu)于SSI/MSI器件,所以被選用來(lái)完成高準(zhǔn)確度A/D轉(zhuǎn)換器的硬件邏輯控制電路。

2.2.1 硬件邏輯控制電路

GAL16V8芯片主要有五種輸出配置功能。設(shè)計(jì)中采用了其寄存器型器件中的組合輸出結(jié)構(gòu)和寄存器型輸出結(jié)構(gòu)。我們采用的GAL16V8芯片如圖2所示。

它的各個(gè)管腳定義如下:

mT1:定時(shí)積分的定時(shí)時(shí)間信號(hào)(低電平有效),Th:反饋定時(shí)信號(hào)(低電平有效),ST:ADC轉(zhuǎn)換啟動(dòng)信號(hào)(正跳沿有效),Sc:二次采樣信號(hào)(高電平有效),INPUT:檢零信號(hào)輸入(Ux>0時(shí)為0,Ux<0時(shí)為1),Tx:結(jié)果計(jì)數(shù)輸出(高電平有效),Sg:極性輸出(Ux>0時(shí)為0,Ux<0時(shí)為1),INT1:中斷信號(hào)(正跳沿有效),Kc:放電回路控制(高電平有效),Kx:被測(cè)量接入控制(高電平有效),VrN:負(fù)基準(zhǔn)接入控制(高電平有效),Vr:正基準(zhǔn)接入控制(高電平有效),Vr-10:十分之一正基準(zhǔn)(高電平有效),Csg:釋放極性輸出寄存器(高電平有效),CLK:時(shí)鐘輸入端。

2.2.2 硬件邏輯控制電路工作過(guò)程

硬件邏輯電路工作時(shí),A/D轉(zhuǎn)換啟動(dòng)信號(hào)ST由“0”變“1”,標(biāo)志第一次采樣正式開(kāi)始。同時(shí),Kx變?yōu)楦唠娖剑硎窘尤氡粶y(cè)量Ux;mT1變?yōu)榈碗娖?,系統(tǒng)進(jìn)入第一次采樣的定時(shí)積分時(shí)間。假設(shè)Ux>0,則檢零信號(hào)INPUT為“0”。當(dāng)mT1變?yōu)楦?strong>電平時(shí),第一次采樣的定時(shí)積分時(shí)間結(jié)束。接入VrN,進(jìn)入第一次采樣的定量積分階段。當(dāng)檢零信號(hào)發(fā)生變化時(shí),表明定量積分結(jié)束。在定量積分過(guò)程中,Tx有計(jì)數(shù)結(jié)果輸出,這是被測(cè)信號(hào)的高位值。中斷信號(hào)INT1由“1”變“0”,表示第一次采樣結(jié)束,系統(tǒng)進(jìn)入休止階段。當(dāng)ST和二次采樣信號(hào)Sc同時(shí)產(chǎn)生正跳沿時(shí),系統(tǒng)進(jìn)入第二次采樣階段。在第二次采樣過(guò)程中,邏輯控制過(guò)程與第一次采樣大致相同,只是定時(shí)積分時(shí)間變?yōu)榈谝淮尾蓸佣〞r(shí)積分時(shí)間的m倍,即mT1,而且在每一個(gè)T1時(shí)間內(nèi),都接通反饋定時(shí)信號(hào)Th。在定值積分階段,改用小基準(zhǔn)電壓Vr-10來(lái)進(jìn)行放電。從而Tx有計(jì)數(shù)結(jié)果輸出,這是被測(cè)信號(hào)的低位值。至此,兩次采樣A/D轉(zhuǎn)換結(jié)束。

2.2.3 硬件邏輯控制電路時(shí)序圖

利用可編程邏輯器件設(shè)計(jì)控制電路的關(guān)鍵在于正確畫出邏輯電路的時(shí)序圖。通過(guò)準(zhǔn)確分析兩次采樣A/D轉(zhuǎn)換器的邏輯電路,畫出它的時(shí)序圖。

(1)被測(cè)電壓為正時(shí),GAL各管腳的時(shí)序圖如圖3所示。

(2)被測(cè)電壓為負(fù)時(shí),GAL各管腳的時(shí)序圖如圖4所示。

3 GAL可編程器件程序

根據(jù)硬件邏輯電路時(shí)序圖,現(xiàn)對(duì)GAL16V8芯片進(jìn)行編程,完成上述邏輯功能。

4 結(jié)束語(yǔ)

通過(guò)示波器對(duì)GAL16V8芯片各管腳輸出的波形進(jìn)行觀察,得到正確的波形輸出。把采用GAL后測(cè)得的數(shù)據(jù)與原有的邏輯電路測(cè)得的數(shù)據(jù)進(jìn)行比較,證明利用GAL所得的數(shù)據(jù)完全正確。因此,由GAL設(shè)計(jì)高準(zhǔn)確度A/D轉(zhuǎn)換器的硬件邏輯控制電路是可行的。此外,由于GAL只有一個(gè)時(shí)鐘控制端,在信號(hào)進(jìn)行動(dòng)作時(shí),為減少由于時(shí)鐘引起的誤差,使用的時(shí)鐘頻率要高于計(jì)數(shù)器使用時(shí)鐘頻率的兩倍以上。時(shí)鐘頻率越高,所帶來(lái)的誤差就越小。

與一般邏輯電路相比,GAL不僅保證了系統(tǒng)的正確性,更提高了系統(tǒng)的保密性和可靠性。

參考文獻(xiàn)

1 費(fèi)正生.六位半數(shù)字電壓表的研究鑒定材料.哈爾濱:哈爾濱理工大學(xué)儀表教研室,1999

2 李 元.?dāng)?shù)字電路與邏輯設(shè)計(jì).南京:南京大學(xué)出版社,1997

3 何立民.單片機(jī)應(yīng)用技術(shù)選編(3).北京:北京航空航天大學(xué)出版社,1995

4 曾繁泰.可編程邏輯器件應(yīng)用導(dǎo)論.北京:清華大學(xué)出版社,2001

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉