摘要：設計了一種基于FPGA的多通道直流電機控制系統(tǒng)，充分利用FPGA并行控制的特點，采用自項而下的設計方法，將系統(tǒng)劃分為轉速測量模塊，并行控制模塊，PWM生成模塊，電機驅動模塊。采用Verilog HDL語言實現(xiàn)完成了對多通道直流電機的控制。通過Quartus II自帶仿真功能對系統(tǒng)進行時序仿真表明系統(tǒng)結構簡單，且具有良好的功能擴展性。
關鍵詞：FPGA；PWM；多通道；并行
機電一體化系統(tǒng)中常需要產生多通道PWM信號以完成對多臺電機進行協(xié)調控制，而傳統(tǒng)控制系統(tǒng)仍然采用單片機內部的定時／計數(shù)器來產生所需要的PWM信號，但由于定時／計數(shù)器及IO端口數(shù)量的限制，單個單片機控制器常不能滿足多通道電機并行控制的要求。而FPGA內部程序并行運行，不同邏輯任務可同時執(zhí)行，使其工作更有效率，且其具有豐富的邏輯資源和I／O引腳資源。文中采用Altera公司Cyclone II系列的EP2C8Q208芯片，采用模塊化的設計方法，以四臺無刷直流電機為控制對象，完成了多通道的直流電機控制器的設計，有效地縮小了設計規(guī)模，節(jié)約了設計成本。
1 系統(tǒng)整體設計
本系統(tǒng)采用自頂向下的設計思路，將系統(tǒng)主要分為以下模塊：FPGA控制模塊、電機驅動模塊，轉速檢測模塊。如圖1所示。本系統(tǒng)以FPGA為控制核心，通過程序設定控制電機速度的PWM信號的占空比，由FPGA的I／O口輸出給直流電機驅動電路以完成對直流電機的驅動。電機轉速測量由霍爾傳感器完成，反饋給FPGA計數(shù)模塊，通過計數(shù)結果以決策電機控制狀態(tài)。文中將著重介紹FPGA控制模塊及各部分的功能設計與實現(xiàn)方法。
設計中將FPGA控制模塊又分為分頻模塊，計數(shù)模塊，并行控制模塊，PWM生成模塊4部分。分頻模塊把外部高頻時鐘信號降低為系統(tǒng)所需的標準頻率。計數(shù)模塊對霍爾傳感器輸入脈沖進行計數(shù)以完成對電機轉速的測量。并行控制模塊通過計數(shù)模塊的計數(shù)結果決策PWM信號的占空比。PWM生成模塊通過并行控制模塊輸出的占空比信號生成PWM波形。如圖2所示。
2 各功能模塊設計
2．1 電機驅動模塊
本設計中直流電機驅動模中采用ST公司生產的一種高電壓、大電流電機驅動芯片L298P，內含兩個H橋的高電壓大電流全橋式驅動器，采用標準TIL邏輯電平信號控制。由L298P構成的脈寬調速電路如圖3所示。在圖中，L298P可驅動兩個直流電機，可以分別控制它們的轉速、轉向、運轉與停止。圖中ENA、ENB分別控制兩個電機的運轉與停止，當端口為高電平時電機旋轉，加低電平時電機停止旋轉：由In1，In2端送入脈寬調制信號，通過改變信號的脈寬達到調速和換向的目的。M1_+，M1_-和M2_+，M2_-分別是兩個直流電機的電壓輸入端。
2．2 分頻模塊
盡管可以設計中采用鎖相環(huán)來完成分頻器的設計，但為了節(jié)省邏輯資源，降低芯片功耗，在對于時鐘要求不太嚴格的設計中，可自主設計進行時鐘分頻。本設計中采用常用的計數(shù)分頻，只改變分頻系數(shù)就可實現(xiàn)隨意分頻。其設計過程簡單，且消耗系統(tǒng)資源少。在本設計中輸入時鐘CLK_25M為25 MHz，為了設計方便，選擇分頻系數(shù)設為16。通過對模塊輸出進行仿真，測量時鐘輸出頻率為1．562 5 MHz，周期為640 ns滿足設計要求。
2．3 計數(shù)模塊
本設計中采用霍爾傳感器對直流電機進行轉速測量，電機每轉一圈，霍爾傳感器就輸出一個高脈沖。測速模塊其功能主要是計數(shù)，并且將所得到的數(shù)字應予鎖存輸出。根據(jù)單位周期內霍爾傳感器輸出的高脈沖數(shù)就可以估算出電機的轉速。在本設計中設定每500 ms的周期內對計數(shù)結果進行一次輸出并清零。根據(jù)其具體邏輯功能將利用Verilog HDL語言實現(xiàn)，其邏輯框圖如圖4所示。
測速模塊的邏輯仿真結果如圖5所示，分頻后系統(tǒng)時鐘頻率為1．562 5 MHz，系統(tǒng)復位后，開始對被測霍爾傳感器輸入進行計數(shù)測量，其結果為20。已經(jīng)被測輸入信號周期為50 ms，則頻率為20，表明設計完全正確。
2．4 并行控制模塊
并行控制模塊部分是電機控制的核心部分，主要負責根據(jù)預定設置和計數(shù)模塊的計數(shù)結果，按照設計目的，完成對PWM占空比的控制。由于要實現(xiàn)各通道電機之間互不干擾，則要求各并行控制模塊與測速模塊和PWM生成模塊一一對應，以實現(xiàn)各通道并行獨立控制。
2．5 PWM生成模塊
產生PWM原理：FPGA中的基準計數(shù)器用來產生類似模擬電路的三角波基準，是一個最小計數(shù)值為0，最大計數(shù)值為周期寄存器中保存的數(shù)值。PWM的任務邏輯由輸入時鐘CLK，輸出信號pwm_out，使能位，32位計數(shù)器以及一個32位比較器組成。輸入時鐘作為32位計數(shù)器的時鐘信號，32位計數(shù)器的當前值與占空比設定寄存器中的值經(jīng)過比較器后來決定pwm_out的輸出為高或為低。當前計數(shù)器中的值小于或等于占空比寄存器中的值時，pwm_out輸出低電平，否則輸出高電平。PWM的周期設定寄存器來設置pwm_out的信號周期，當前計數(shù)器的值等于周期設定寄存器中設定的值時產生一個復位信號來清除計數(shù)器中的值。使能控制寄存器能使時鐘信號有效或無效，從而控制計數(shù)器是否工作，進而控制pwm_out是否保持當前狀態(tài)不變。PWM生成模塊邏輯圖如圖6所示。
本系統(tǒng)共設計了4條PWM信號輸出通道，每條通道的仿真波形如圖7所示。通過仿真發(fā)現(xiàn)，當改變占空比寄存器data中的數(shù)據(jù)時，模塊輸出信號波形的占空比也隨之發(fā)現(xiàn)變化，符合脈寬調制的要求。在本設計中采用時鐘同步信號，只有當一個完整的PWM波輸出時，才能接收data下一個數(shù)據(jù)，有效避免輸出信號發(fā)生混亂，使輸出信號具有良好的可預見性。
3 實驗結果與分析
本實驗中設計了四通道PWM以完成對4個直流電機控制。利用Quartus II自帶的仿真工具對系統(tǒng)進行時序仿真，如圖7所示。由圖可以看出各個通道的PWM波的占空比與每個通道的霍爾傳感器輸入信號有關，各通道之間互不影響。
對系統(tǒng)綜合之后，通過觀察RTL邏輯視圖，如圖8所示，可以看出，各個通道是并行的，互不影響，符合設計要求。同時，也不難看出，系統(tǒng)結構較為簡單，具有較強的拓展能力，能夠方便地實現(xiàn)多通道電機的并行控制。
隨著PWM設計通道數(shù)量的增多，所需要的片內邏輯資源也就越多，即設計PWM通道數(shù)目在一定程度上取決于FPGA片機邏輯資源的大小。
4 結束語
本設計充分利用了FPGA豐富的I／O引腳資源及程序并行運行的特點，代替了普通的單片機實現(xiàn)了多通道電機的控制，克服了傳統(tǒng)PWM控制器通道少的不足，同時有效地減少了電路規(guī)模。本系統(tǒng)采用Quartus II自帶的仿真工具進行仿真，驗證了設計的可行性。雖然本設計在功能上還比較單一，在由于其具有良好拓展性，可根據(jù)實現(xiàn)設計要求，能夠方便的對系統(tǒng)進行升級和維護。
下載文檔
