PCB抄板/設(shè)計原理圖制成PCB板的過程經(jīng)驗
通常從抄板或原理圖做成PCB板,所需要的技術(shù)要求并不高,做快PCB板很簡單,但實際操作中需要先明確目標(biāo),當(dāng)然重點任然是了解所用元器件的功能對布局布線的要求,合理的做好元器件的布局和PCB板的布線,一定可以做好一塊高質(zhì)量的PCB板。
PCB(PrintedCircuitBoard),中文名稱為印制電路板,又稱印刷電路板、印刷線路板,是重要的電子部件,是電子元器件的支撐 體,是電子元器件電氣連接的提供者。由于它是采用電子印刷術(shù)制作的,故被稱為“印刷”電路板。PCB抄板,即在已經(jīng)有電子產(chǎn)品實物和電路板實物的前提下, 利用反向研發(fā)技術(shù)手段對電路板進行逆向解析,將原有產(chǎn)品的PCB文件、物料清單(BOM)文件、原理圖文件等技術(shù)文件以及PCB絲印生產(chǎn)文件進行1:1的 還原,然后再利用這些技術(shù)文件和生產(chǎn)文件進行PCB制板、元器件焊接、飛針測試、電路板調(diào)試,完成原電路板樣板的完整復(fù)制。
PCB抄板,目前在業(yè)界也常被稱為電路板抄板、電路板克隆、電路板復(fù)制、PCB克隆、PCB逆向設(shè)計或PCB反向研發(fā),關(guān)于PCB抄板的定義,業(yè)界 和學(xué)術(shù)界有多種說法,但是都不太完整,如果要給PCB抄板下一個準(zhǔn)確的定義,我們可以借鑒國內(nèi)權(quán)威的PCB抄板實驗室的說法:PCB抄板,即在已經(jīng)有電子 產(chǎn)品實物和電路板實物的前提下,利用反向研發(fā)技術(shù)手段對電路板進行逆向解析,將原有產(chǎn)品的PCB文件、物料清單(BOM)文件、原理圖文件等技術(shù)文件以及 PCB絲印生產(chǎn)文件進行1:1的還原,然后再利用這些技術(shù)文件和生產(chǎn)文件進行PCB制板、元器件焊接、飛針測試、電路板調(diào)試,完成原電路板樣板的完整復(fù) 制。由于電子產(chǎn)品都是由各類電路板組成核心控制部分進行工作,因此,利用PCB抄板這樣一個過程,可完成任何電子產(chǎn)品全套技術(shù)資料的提取以及產(chǎn)品的仿制與 克隆。
很多人對PCB抄板概念存在誤解,事實上,隨著抄板行業(yè)的不斷發(fā)展和深化,今天的PCB抄板概念已經(jīng)得到更廣范圍的延伸,不再局限于簡單的電路板的 復(fù)制和克隆,還會涉及產(chǎn)品的二次開發(fā)與新產(chǎn)品的研發(fā)。比如,通過對既有產(chǎn)品技術(shù)文件的分析、設(shè)計思路、結(jié)構(gòu)特征、工藝技術(shù)等的理解和探討,可以為新產(chǎn)品的 研發(fā)設(shè)計提供可行性分析和競爭性參考,協(xié)助研發(fā)設(shè)計單位及時跟進最新技術(shù)發(fā)展趨勢、及時調(diào)整改進產(chǎn)品設(shè)計方案,研發(fā)最具有市場競爭性的新產(chǎn)品。同 時,PCB抄板的過程通過對技術(shù)資料文件的提取和部分修改,可以實現(xiàn)各類型電子產(chǎn)品的快速更新升級與二次開發(fā),根據(jù)抄板提取的文件圖與原理圖,專業(yè)設(shè)計人 員還能根據(jù)客戶的意愿對PCB進行優(yōu)化設(shè)計與改板,也能夠在此基礎(chǔ)上為產(chǎn)品增加新的功能或者進行功能特征的重新設(shè)計,這樣具備新功能的產(chǎn)品將以最快的速度 和全新的姿態(tài)亮相,不僅擁有了自己的知識產(chǎn)權(quán),也在市場中贏得了先機,為客戶帶來的是雙重的效益。
PCB抄板即是在已有PCB電路板的情況下,對電路板進行克隆、導(dǎo)出原理圖等,它是一種用來生產(chǎn)的文件。也可在此基礎(chǔ)上根據(jù)用戶需求進行二次開發(fā),重新設(shè)計,實現(xiàn)產(chǎn)品的功能升級與擴展。那么如何從PCB抄板文件原理圖變成實實在在PCB板呢?
也許大家都知道哦,做PCB板就是把設(shè)計/克隆好的原理圖變成一塊實實在在的PCB電路板,請別小看這一過程,有很多原理上行得通的東西在工程中卻難以實現(xiàn),或是別人能實現(xiàn)的東西另一些人卻實現(xiàn)不了,因此說做一塊PCB板不難,但要做好一塊PCB板卻不是一件容易的事情。
微電子領(lǐng)域的兩大難點在于高頻信號和微弱信號的處理,在這方面PCB制作水平就顯得尤其重要,同樣的原理圖,同樣的元器件,不同的人制作出來的PCB就具有不同的結(jié)果,那么如何才能做出一塊好的PCB板呢?根據(jù)我們以往的經(jīng)驗,想就以下幾方面談?wù)勛约旱目捶ǎ?/p>
一、要明確目標(biāo)
接受到一個設(shè)計/抄板任務(wù),首先要明確其目標(biāo)。是普通的PCB板、高頻PCB板、小信號處理PCB板還是既有高頻率又有小信號處理的PCB板,如果 只需設(shè)計普通的PCB板,只要做到布局布線合理整齊,機械尺寸準(zhǔn)確無誤即可,如有中負載線和長線,就要采用一定的手段進行處理,減輕負載,長線要加強驅(qū) 動,重點是防止長線反射。 當(dāng)板上有超過40MHz的信號線時,就要對這些信號線進行特殊的考慮,比如線間串?dāng)_等問題。如果頻率更高一些,對布線的長度就有更嚴(yán)格的限制,根據(jù)分布參 數(shù)的網(wǎng)絡(luò)理論,高速電路與其連線間的相互作用是決定性因素,在系統(tǒng)設(shè)計時不能忽略。隨著門傳輸速度的提高,在信號線上的反對將會相應(yīng)增加,相鄰信號線間的 串?dāng)_將成正比地增加,通常高速電路的功耗和熱耗散也都很大,在做高速PCB時應(yīng)引起足夠的重視。
當(dāng)板上有毫伏級甚至微伏級的微弱信號時,對這些信號線就需要特別的關(guān)照,小信號由于太微弱,非常容易受到其它強信號的干擾,屏蔽措施常常是必要的,否則將大大降低信噪比。以致于有用信號被噪聲淹沒,不能有效地提取出來。
對板子的調(diào)測也要在設(shè)計階段加以考慮,測試點的物理位置,測試點的隔離等因素不可忽略,因為有些小信號和高頻信號是不能直接把探頭加上去進行測量的。
此外還要考慮其他一些相關(guān)因素,如板子層數(shù),采用元器件的封裝外形,板子的機械強度等。在做PCB板子前,要做出對該設(shè)計的設(shè)計目標(biāo)心中有數(shù)。
二、了解所用元器件的功能對布局布線的要求
我們知道,有些特殊元器件在布局布線時有特殊的要求,比如LOTI和APH所用的模擬信號放大器,模擬信號放大器對電源要求要平穩(wěn)、紋波小。模擬小 信號部分要盡量遠離功率器件。在OTI板上,小信號放大部分還專門加有屏蔽罩,把雜散的電磁干擾給屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL 工藝,功耗大發(fā)熱厲害,對散熱問題必須在布局時就必須進行特殊考慮,若采用自然散熱,就要把GLINK芯片放在空氣流通比較順暢的地方,而且散出來的熱量 還不能對其它芯片構(gòu)成大的影響。如果板子上裝有喇叭或其他大功率的器件,有可能對電源造成嚴(yán)重的污染這一點也應(yīng)引起足夠的重視。
三、元器件布局的考慮
元器件的布局首先要考慮的一個因素就是電性能,把連線關(guān)系密切的元器件盡量放在一起,尤其對一些高速線,布局時就要使它盡可能地短,功率信號和小信 號器件要分開。在滿足電路性能的前提下,還要考慮元器件擺放整齊、美觀,便于測試,板子的機械尺寸,插座的位置等也需認(rèn)真考慮。
高速系統(tǒng)中的接地和互連線上的傳輸延遲時間也是在系統(tǒng)設(shè)計時首先要考慮的因素。信號線上的傳輸時間對總的系統(tǒng)速度影響很大,特別是對高速的ECL電 路,雖然集成電路塊本身速度很高,但由于在底板上用普通的互連線(每30cm線長約有2ns的延遲量)帶來延遲時間的增加,可使系統(tǒng)速度大為降低。象移位 寄存器,同步計數(shù)器這種同步工作部件最好放在同一塊插件板上,因為到不同插件板上的時鐘信號的傳輸延遲時間不相等,可能使移位寄存器產(chǎn)主錯誤,若不能放在 一塊板上,則在同步是關(guān)鍵的地方,從公共時鐘源連到各插件板的時鐘線的長度必須相等。
四、對布線的考慮
隨著OTNI和星形光纖網(wǎng)的設(shè)計完成,以后會有更多的100MHz以上的具有高速信號線的板子需要設(shè)計,這里將介紹高速線的一些基本概念。
1.傳輸線
印制電路板上的任何一條“長”的信號通路都可以視為一種傳輸線。如果該線的傳輸延遲時間比信號上升時間短得多,那么信號上升期間所產(chǎn)主的反射都將被 淹沒。不再呈現(xiàn)過沖、反沖和振鈴,對現(xiàn)時大多數(shù)的MOS電路來說,由于上升時間對線傳輸延遲時間之比大得多,所以走線可長以米計而無信號失真。而對于速度 較快的邏輯電路,特別是超高速ECL集成電路來說,由于邊沿速度的增快,若無其它措施,走線的長度必須大大縮短,以保持信號的完整性。
有兩種方法能使高速電路在相對長的線上工作而無嚴(yán)重的波形失真,TTL對快速下降邊沿采用肖特基二極管箝位方法,使過沖量被箝制在比地電位低一個二 極管壓降的電平上,這就減少了后面的反沖幅度,較慢的上升邊緣允許有過沖,但它被在電平“H”狀態(tài)下電路的相對高的輸出阻抗(50~80Ω)所衰減。此 外,由于電平“H”狀態(tài)的抗擾度較大,使反沖問題并不十分突出,對HCT系列的器件,若采用肖特基二極管箝位和串聯(lián)電阻端接方法相結(jié)合,其改善的效果將會 更加明顯。
當(dāng)沿信號線有扇出時,在較高的位速率和較快的邊沿速率下,上述介紹的TTL整形方法顯得有些不足。因為線中存在著反射波,它們在高位速率下將趨于合 成,從而引起信號嚴(yán)重失真和抗干擾能力降低。因此,為了解決反射問題,在ECL系統(tǒng)中通常使用另外一種方法:線阻抗匹配法。用這種方法能使反射受到控制, 信號的完整性得到保證。
嚴(yán)格他說,對于有較慢邊沿速度的常規(guī)TTL和CMOS器件來說,傳輸線并不是十分需要的。對有較快邊沿速度的高速ECL器件,傳輸線也不總是需要的。但是當(dāng)使用傳輸線時,它們具有能預(yù)測連線時延和通過阻抗匹配來控制反射和振蕩的優(yōu)點。
1、決定是否采用傳輸線的基本因素有以下五個。它們是:
(1)系統(tǒng)信號的沿速率,
(2)連線距離
(3)容性負載(扇出的多少),
(4)電阻性負載(線的端接方式);
(5)允許的反沖和過沖百分比(交流抗擾度的降低程度)。
2.傳輸線的幾種類型
(1) 同軸電纜和雙絞線:它們經(jīng)常用在系統(tǒng)與系統(tǒng)之間的連接。同軸電纜的特性阻抗通常有50Ω和75Ω,雙絞線通常為110Ω。
(2)印制板上的微帶線
微帶線是一根帶狀導(dǎo)(信號線)。與地平面之間用一種電介質(zhì)隔離開。如果線的厚度、寬度以及與地平面之間的距離是可控制的,則它的特性阻抗也是可以控制的。
(3)印制板中的帶狀線
帶狀線是一條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線。如果線的厚度和寬度、介質(zhì)的介電常數(shù)以及兩層導(dǎo)電平面間的距離是可控的,那么線的特性阻抗也是可控的。
同樣,單位長度帶狀線的傳輸延遲時間與線的寬度或間距是無關(guān)的;僅取決于所用介質(zhì)的相對介電常數(shù)。
3.端接傳輸線
在一條線的接收端用一個與線特性阻抗相等的電阻端接,則稱該傳輸線為并聯(lián)端接線。它主要是為了獲得最好的電性能,包括驅(qū)動分布負載而采用的。
有時為了節(jié)省電源消耗,對端接的電阻上再串接一個104電容形成交流端接電路,它能有效地降低直流損耗。
在驅(qū)動器和傳輸線之間串接一個電阻,而線的終端不再接端接電阻,這種端接方法稱之為串聯(lián)端接。較長線上的過沖和振鈴可用串聯(lián)阻尼或串聯(lián)端接技術(shù)來控 制。串聯(lián)阻尼是利用一個與驅(qū)動門輸出端串聯(lián)的小電阻(一般為10~75Ω)來實現(xiàn)的。這種阻尼方法適合與特性阻抗來受控制的線相聯(lián)用(如底板布線,無地平 面的電路板和大多數(shù)繞接線等。
串聯(lián)端接時串聯(lián)電阻的值與電路(驅(qū)動門)輸出阻抗之和等于傳輸線的特性阻抗。串聯(lián)聯(lián)端接線存在著只能在終端使用集總負載和傳輸延遲時間較長的缺點。但是,這可以通過使用多余串聯(lián)端接傳輸線的方法加以克服。
4.非端接傳輸線
如果線延遲時間比信號上升時間短得多,可以在不用串聯(lián)端接或并聯(lián)端接的情況下使用傳輸線,如果一根非端接線的雙程延遲(信號在傳輸線上往返一次的時間)比脈沖信號的上升時間短,那么由于非端接所引起的反沖大約是邏輯擺幅的15%。最大開路線長度近似為:
Lmax
式中:tr為上升時間
tpd為單位線長的傳輸延遲時間
5.幾種端接方式的比較
并聯(lián)端接線和串聯(lián)端接線都各有優(yōu)點,究竟用哪一種,還是兩種都用,這要看設(shè)計者的愛好和系統(tǒng)的要求而定。并聯(lián)端接線的主要優(yōu)點是系統(tǒng)速度快和信號在 線上傳輸完整無失真。長線上的負載既不會影響驅(qū)動長線的驅(qū)動門的傳輸延遲時間,又不會影響它的信號邊沿速度,但將使信號沿該長線的傳輸延遲時間增大。在驅(qū) 動大扇出時,負載可經(jīng)分支短線沿線分布,而不象串聯(lián)端接中那樣必須把負載集總在線的終端。
串聯(lián)端接方法使電路有驅(qū)動幾條平行負載線的能力,串聯(lián)端接線由于容性負載所引起的延遲時間增量約比相應(yīng)并聯(lián)端接線的大一倍,而短線則因容性負載使邊 沿速度放慢和驅(qū)動門延遲時間增大,但是,串聯(lián)端接線的串?dāng)_比并聯(lián)端接線的要小,其主要原因是沿串聯(lián)端接線傳送的信號幅度僅僅是二分之一的邏輯擺幅,因而開 關(guān)電流也只有并聯(lián)端接的開關(guān)電流的一半,信號能量小串?dāng)_也就小。
五、PCB板的布線技術(shù)
做PCB時是選用雙面板還是多層板,要看最高工作頻率和電路系統(tǒng)的復(fù)雜程度以及對組裝密度的要求來決定。在時鐘頻率超過200MHZ時最好選用多層 板。如果工作頻率超過350MHz,最好選用以聚四氟乙烯作為介質(zhì)層的印制電路板,因為它的高頻衰耗要小些,寄生電容要小些,傳輸速度要快些,還由于Z0 較大而省功耗,對印制電路板的走線有如下原則要求
(1)所有平行信號線之間要盡量留有較大的間隔,以減少串?dāng)_。如果有兩條相距較近的信號線,最好在兩線之間走一條接地線,這樣可以起到屏蔽作用。
(2) 設(shè)計信號傳輸線時要避免急拐彎,以防傳輸線特性阻抗的突變而產(chǎn)生反射,要盡量設(shè)計成具有一定尺寸的均勻的圓弧線。
印制板的寬度可根據(jù)上述微帶線和帶狀線的特性阻抗計算公式計算,印制電路板上的微帶線的特性阻抗一般在50~120Ω之間。要想得到大的特性阻抗, 線寬必須做得很窄。但很細的線條又不容易制作。綜合各種因素考慮,一般選擇68Ω左右的阻抗值比較合適,因為選擇68Ω的特性阻抗,可以在延遲時間和功耗 之間達到最佳平衡。一條50Ω的傳輸線將消耗更多的功率;較大的阻抗固然可以使消耗功率減少,但會使傳輸延遲時間憎大。由于負線電容會造成傳輸延遲時間的 增大和特性阻抗的降低。但特性阻抗很低的線段單位長度的本征電容比較大,所以傳輸延遲時間及特性阻抗受負載電容的影響較小。具有適當(dāng)端接的傳輸線的一個重 要特征是,分枝短線對線延遲時間應(yīng)沒有什么影響。當(dāng)Z0為50Ω時。分枝短線的長度必須限制在2.5cm以內(nèi)。以免出現(xiàn)很大的振鈴。
(4)對于雙面板(或六層板中走四層線),電路板兩面的線要互相垂直,以防止互相感應(yīng)產(chǎn)主串?dāng)_。
(5)印制板上若裝有大電流器件,如繼電器、指示燈、喇叭等,它們的地線最好要分開單獨走,以減少地線上的噪聲,這些大電流器件的地線應(yīng)連到插件板和背板上的一個獨立的地總線上去,而且這些獨立的地線還應(yīng)該與整個系統(tǒng)的接地點相連接。
(6)如果板上有小信號放大器,則放大前的弱信號線要遠離強信號線,而且走線要盡可能地短,如有可能還要用地線對其進行屏蔽。
以下是PCB抄板流程:
第一步,拿到一塊PCB,首先在紙上記錄好所有元氣件的型號,參數(shù),以及位置,尤其是二極管,三機管的方向,IC缺口的方向。
第二步,拆掉所有器件,并且將PAD孔里的錫去掉。用酒精將PCB清洗干凈,然后放入掃描儀內(nèi),啟動POHTOSHOP,用彩色方式將絲印面掃入,并打印出來備用。
第三步,用水紗紙將TOP LAYER 和BOTTOM LAYER兩層輕微打磨,打磨到銅膜發(fā)亮,放入掃描儀,啟動PHOTOSHOP,用彩色方式將兩層分別掃入。
第四步,調(diào)整畫布的對比度,明暗度,使有銅膜的部分和沒有銅膜的部分對比強烈,然后將次圖轉(zhuǎn)為黑白色,檢查線條是否清晰,如果不清晰,則重復(fù)本步驟。如果清晰,將圖存為黑白BMP格式文件TOP.BMP和BOT.BMP。
第五步,將兩個BMP格式的文件分別轉(zhuǎn)為PROTEL格式文件,在PROTEL中調(diào)入兩層,如過兩層的PAD和VIA的位置基本重合,表明前幾個步驟做的很好,如果有偏差,則重復(fù)第三步。
第六,將TOP。BMP轉(zhuǎn)化為TOP。PCB,并且根據(jù)第二步的圖紙放置器件。
第七步,將BOT。BMP轉(zhuǎn)化為BOT。PCB。
第八步,在PROTEL中將TOP。PCB和BOT。PCB調(diào)入,合為一個圖。
第九步,用激光打印機將TOP LAYER, BOTTOM LAYER分別打印到透明膠片上(1:1的比例),把膠片放到那塊PCB上,比較是否有誤。