系統(tǒng)原理框/總體設(shè)計方案

根據(jù)系統(tǒng)的設(shè)計要求，本系統(tǒng)可分為三大基本組成部分：數(shù)據(jù)采集電路、數(shù)據(jù)運算控制電路和數(shù)據(jù)顯示電路?？紤]到FPGA/CPLD具有集成度高，I/0資源豐富，穩(wěn)定可靠，可現(xiàn)場在線編程等優(yōu)點，而單片機具有很好的人機接口和運算控制功能，本系統(tǒng)擬用FPGA/CPLD和單片機相結(jié)合，構(gòu)成整個系統(tǒng)的測控主體。其中，F(xiàn)PGA /CPLD主要負責(zé)采集兩個同頻待測正弦信號的頻率和相位差所對應(yīng)的時間差，而單片機則負責(zé)讀取FPGA/CPLD采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計算待測正弦信號的頻率及兩路同頻正弦信號之間的相位差，同時通過功能鍵切換顯示出待測信號的頻率和相位差。同時，由于FPGA對脈沖信號比較敏感，而被測信號是周期相同、相位不同的兩路正弦波信號，為了準確地測出兩路正弦波信號的相位差及其頻率，我們需要對輸入波形進行整形，使正弦波變成方波信號，并輸入FPGA進行處理。綜上所述，整個系統(tǒng)的總體原理框圖如圖1 所示。

圖1 系統(tǒng)原理框圖

歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）