可編程邏器件應(yīng)用SRLC 16

在Xilinx的FPGA中，4輸入的查找表可以配置成一個(gè)16位的移位寄存器來(lái)使用。這對(duì)于一些移位寄存器應(yīng)用很多的場(chǎng)合，可有效地提高資源的利用率，節(jié)省邏輯資源。本節(jié)將會(huì)以4輸入的查找表為例，詳細(xì)介紹SRLC16的應(yīng)用。對(duì)于更多輸入的查找表，如Virtex－5的6輸入查找表可以實(shí)現(xiàn)SRLC32，原理同SRLC16一樣。SRLC16是Xilinx在FPGA獨(dú)有的一種資源。

4輸入查找表實(shí)現(xiàn)的SRLC16的基本結(jié)構(gòu)如圖1所示。移位寄存器的輸入可以是SHIFTIN或是DI，4位地址可以選擇內(nèi)部的16位中的任意位輸出到D，MC15可以用來(lái)進(jìn)位級(jí)聯(lián)到下一級(jí)輸入。對(duì)于其他SRLC16的變形模塊的端口和應(yīng)用，請(qǐng)參考ISE工具中的相應(yīng)器件的庫(kù)指南。

圖1 SRLC16的基本結(jié)構(gòu)

SRLC16的可以用做一個(gè)16∶1的數(shù)據(jù)選擇器，數(shù)據(jù)選擇器的輸入是固定數(shù)。不用DI，LUT初始化成一個(gè)固定的值。SRLC16也可以用做一個(gè)可選輸出的移位寄存器，數(shù)據(jù)從Dl輸入。輸出的抽頭由A［3∶0］動(dòng)態(tài)決定，如圖2所示。

圖2 SRLC16做可變抽頭的移位寄存器

SRLC16也可以直接作為一個(gè)小的模塊來(lái)調(diào)用，verilog的調(diào)用模板如下：