基于DSP和CPLD的空間瞬態(tài)光輻射信號(hào)實(shí)時(shí)探測(cè)系統(tǒng)研究

　　摘要: 探測(cè)系統(tǒng)對(duì)輸入的空間瞬態(tài)光輻射信號(hào)進(jìn)行實(shí)時(shí)識(shí)別處理， 反演估算出空間瞬態(tài)信號(hào)能量大小并報(bào)告發(fā)生時(shí)刻。 采用DSP+CPLD的數(shù)字處理方案， 利用DSP的高速數(shù)字信號(hào)處理特性及CPLD的復(fù)雜邏輯可編程特性， 可實(shí)現(xiàn)對(duì)瞬態(tài)信號(hào)的實(shí)時(shí)識(shí)別和處理。 其中用CPLD實(shí)現(xiàn)A/D變速率采樣， 解決了嵌入式系統(tǒng)線路板面積有限與實(shí)時(shí)處理需要大容量存儲(chǔ)空間的矛盾。

　　關(guān)鍵詞: DSP CPLD 實(shí)時(shí)處理

　　我國(guó)現(xiàn)役空間瞬態(tài)光輻射信號(hào)探測(cè)系統(tǒng)中,老型號(hào)較多,大部分沒(méi)有配備自動(dòng)檢測(cè)和錄取設(shè)備?？臻g瞬態(tài)信號(hào)的錄取、數(shù)據(jù)的處理和上報(bào)大多由人工進(jìn)行,難以勝任復(fù)雜環(huán)境下快速、準(zhǔn)確錄取信號(hào)以及氣象情報(bào)入網(wǎng)的要求。為適應(yīng)現(xiàn)代化氣象分析的要求,采用DSP^[1]+CPLD的方式將極大地提高現(xiàn)有空間瞬態(tài)信號(hào)探測(cè)的自動(dòng)錄取和分析能力。

　　在實(shí)時(shí)信號(hào)處理技術(shù)中,DSP+CPLD方式是目前國(guó)際上比較通用的方法,如美國(guó)、俄羅斯等多采用這種方式。DSP是一種可編程的數(shù)字微處理器^[2]。與單片機(jī)相比,DSP芯片具有更適于數(shù)字信號(hào)處理的軟件和硬件資源,可用于復(fù)雜的數(shù)字信號(hào)處理算法。本文采用美國(guó)TI公司的TMS320C3X^[3]系列浮點(diǎn)DSP芯片TMS320C32作為整個(gè)系統(tǒng)的主機(jī),利用其完成系統(tǒng)的控制和數(shù)字信號(hào)處理功能。

　　CPLD是一種多用途、高密度的復(fù)雜可編程邏輯器件^[4],可將系統(tǒng)的部分或全部功能集成在一塊芯片上,并且具有設(shè)計(jì)方便靈活、易于修改等特點(diǎn),可大大縮短研制時(shí)間,并減小系統(tǒng)硬件復(fù)雜度。本文采用美國(guó)ALTERA公司的MAX7000S系列CPLD芯片EPM7128SLC84,利用CPLD實(shí)現(xiàn)A/D變速率采樣及其它邏輯控制。

1 系統(tǒng)組成及基本原理

　　本探測(cè)系統(tǒng)主要解決了嵌入式系統(tǒng)線路板面積有限與實(shí)時(shí)數(shù)據(jù)處理需要大量存儲(chǔ)空間的矛盾,實(shí)現(xiàn)實(shí)時(shí)處理信號(hào)。

　　如圖1所示,空間瞬態(tài)光輻射信號(hào)實(shí)時(shí)探測(cè)系統(tǒng)主要由三大模塊組成:前級(jí)預(yù)處理電路模塊、A/D變速率采樣模塊、DSP信號(hào)識(shí)別及存儲(chǔ)模塊。

　　各模塊的主要功能為:

　　(1)前級(jí)預(yù)處理電路模塊,負(fù)責(zé)空間瞬態(tài)光輻射信號(hào)的光電轉(zhuǎn)換、背景扣除、動(dòng)態(tài)范圍壓縮等任務(wù);

(2)A/D變速率采樣模塊,負(fù)責(zé)觸發(fā)信號(hào)產(chǎn)生、上升速率初判、信號(hào)采集時(shí)序控制、A/D變速率采樣及FIFO緩沖存儲(chǔ)等任務(wù);

　　(3)DSP信號(hào)識(shí)別及存儲(chǔ)模塊,負(fù)責(zé)對(duì)空間瞬態(tài)信號(hào)進(jìn)行快速識(shí)別處理,反演計(jì)算出能量大小,報(bào)告事件發(fā)生時(shí)刻并存儲(chǔ)和傳輸數(shù)據(jù);同時(shí)控制整個(gè)系統(tǒng)、并與PC機(jī)或其它系統(tǒng)傳輸數(shù)據(jù)發(fā)送。

2 前級(jí)預(yù)處理電路模塊

2.1光電轉(zhuǎn)換

　　由于空間瞬態(tài)光輻射信號(hào)速度快、動(dòng)態(tài)范圍大,故對(duì)光輻射探測(cè)器要求較高。本文采用日本濱松公司的S2387-1010R硅光電二極管,它具備靈敏度高、動(dòng)態(tài)范圍大、時(shí)間響應(yīng)快和覆蓋范圍大等特性。

2.2 背景扣除

　　太陽(yáng)光輻射能量比空間瞬態(tài)光輻射信號(hào)能量高幾個(gè)數(shù)量級(jí)。對(duì)于系統(tǒng)而言,由于太陽(yáng)光的影響,目標(biāo)信號(hào)十分微弱,大多掩埋在強(qiáng)噪聲之中。因此必須對(duì)強(qiáng)背景信號(hào)進(jìn)行扣除處理,提取出有用目標(biāo)事件瞬態(tài)信號(hào)。

　　在信號(hào)自動(dòng)處理和分析技術(shù)中,強(qiáng)背景下弱信號(hào)的提取是一個(gè)難點(diǎn)。本文根據(jù)背景信號(hào)變化緩慢而目標(biāo)信號(hào)變化快速的特點(diǎn),采用高通濾波器對(duì)信號(hào)進(jìn)行背景扣除。

　　高通濾波器在技術(shù)實(shí)現(xiàn)上可以采用數(shù)字電路,也可以采用模擬電路。為簡(jiǎn)化電路、減輕后續(xù)處理電路壓力,本文采用電容、電阻等構(gòu)建一個(gè)模擬高通濾波器進(jìn)行背景扣除,其原理如圖2所示。

　　由圖2可知,濾波器的傳遞函數(shù)為:

　　選擇適當(dāng)電阻、電容值即可實(shí)現(xiàn)對(duì)目標(biāo)信號(hào)的背景扣除。

2.3 動(dòng)態(tài)范圍壓縮

　　空間瞬態(tài)光輻射信號(hào)的動(dòng)態(tài)范圍太大,如果直接對(duì)其進(jìn)行A/D轉(zhuǎn)換,則A/D的量化分辨率至少要15bit,并且因bit數(shù)多而增加后級(jí)數(shù)字信號(hào)處理的數(shù)據(jù)量、降低系統(tǒng)的實(shí)時(shí)性。因此采用對(duì)數(shù)放大器對(duì)信號(hào)的動(dòng)態(tài)范圍進(jìn)行對(duì)數(shù)壓縮。采用12bit的A/D轉(zhuǎn)換器即可滿足要求,且減少了處理的數(shù)據(jù)量,提高了系統(tǒng)實(shí)時(shí)性。本文采用美國(guó)TI公司的TL441M對(duì)數(shù)放大器。它是由四級(jí)30dB對(duì)數(shù)放大器級(jí)聯(lián)成的單片高性能對(duì)數(shù)放大器芯片,可以得到120dB的輸入電壓動(dòng)態(tài)范圍。

3 A/D變速率采樣模塊

3.1 閾值觸發(fā)

　　如圖3所示,經(jīng)前級(jí)預(yù)處理后,目標(biāo)信號(hào)進(jìn)入閾值觸發(fā)電路中的電壓比較器。DSP設(shè)置閾值信號(hào),鎖存后經(jīng)D/A轉(zhuǎn)換輸出到電壓比較器,與輸入的目標(biāo)信號(hào)進(jìn)行比較:若目標(biāo)信號(hào)超過(guò)閾值信號(hào),則產(chǎn)生觸發(fā)信號(hào)并驅(qū)動(dòng)時(shí)序控制電路及A/D轉(zhuǎn)換電路工作;否則不工作。

3.2 CPLD控制A/D變速率采樣

　　為了進(jìn)一步減少信號(hào)處理的數(shù)據(jù)量,實(shí)現(xiàn)實(shí)時(shí)處理,本文采用了變速率采樣的方法解決線路板面積有限與數(shù)據(jù)處理需要大容量存儲(chǔ)空間的矛盾。

　　由空間瞬態(tài)光輻射信號(hào)特征可知,其初始值變化速度快,高頻分量所占比重較大;而后面信號(hào)變化速度逐漸減小,越靠后信號(hào)越接近緩變信號(hào),低頻含量高。所以采用采樣間隔逐漸增大的方法實(shí)現(xiàn)變速率采樣。

　　如圖4所示,初始采樣頻率為f，每隔M個(gè)采樣點(diǎn)采樣頻率下降一半，一直到采樣結(jié)束。在電路實(shí)現(xiàn)中采用的方法是:A/D轉(zhuǎn)換器按照固定的轉(zhuǎn)換速率進(jìn)行模擬量到數(shù)字量的轉(zhuǎn)換,而CPLD控制采樣數(shù)據(jù)的變速率接收并存儲(chǔ)至FIFO。

FIFO存儲(chǔ)數(shù)據(jù)由其寫使能控制信號(hào)WEN(低電平有效)決定:當(dāng)WEN為低電平時(shí),數(shù)據(jù)在每個(gè)寫時(shí)鐘信號(hào)WCLK的上升沿寫入FIFO;當(dāng)WEN為高電平時(shí),數(shù)據(jù)保持不變。因此,控制FIFO變速率接收數(shù)據(jù)即控制它的寫使能信號(hào)WEN為低電平的間隔變速率變化。如圖5所示,在CPLD中由寫時(shí)鐘信號(hào)WCLK每隔M點(diǎn)二分頻后、再調(diào)整占空比即可實(shí)現(xiàn)WEN的時(shí)序信號(hào)。

　　CPLD對(duì)FIFO變速率接收采樣數(shù)據(jù)的邏輯控制,用美國(guó)ALTERA公司的軟件MUX+plus II可由三種方法實(shí)現(xiàn):一是用計(jì)數(shù)器、分頻器等畫電路圖實(shí)現(xiàn);二是用VHDL語(yǔ)言或AHDL語(yǔ)言編程實(shí)現(xiàn);三是輸入時(shí)序波形文件實(shí)現(xiàn)。針對(duì)本系統(tǒng)而言,采取第二種方法較為簡(jiǎn)便,用VHDL語(yǔ)言編程實(shí)現(xiàn)的算法流程圖如圖6所示。

　　本文中A/D轉(zhuǎn)換器采用美國(guó)AD公司的AD678,它是一個(gè)12bit的多用途A/D轉(zhuǎn)換器,內(nèi)部包括采樣保持器、微處理器接口、基準(zhǔn)電壓源和時(shí)鐘驅(qū)動(dòng)電路,具有高可靠性和低功耗等特性。

3.3 由CPLD進(jìn)行上升速率初判

　　目標(biāo)信號(hào)幅度值從超過(guò)閾值起始點(diǎn)開(kāi)始的一段時(shí)間內(nèi)的上升速率是判斷其能量范圍的重要判據(jù)。因此電路中采用CPLD對(duì)A/D采樣的數(shù)據(jù)做初步判斷。當(dāng)目標(biāo)信號(hào)上升速率滿足設(shè)定要求時(shí),產(chǎn)生上升速率觸發(fā)信號(hào),并與其它結(jié)果做符合判定;否則丟棄當(dāng)前數(shù)據(jù),等待下一次探測(cè)數(shù)據(jù)。

3.4 FIFO存儲(chǔ)

　　FIFO(First In First Out)是一種先進(jìn)先出的存儲(chǔ)器,即先讀入的數(shù)據(jù)先讀出。FIFO存儲(chǔ)器自身的訪問(wèn)時(shí)間一般為幾十納秒。A/D轉(zhuǎn)換器等外設(shè)速度一般比DSP慢。如果采用FIFO,A/D可以先將數(shù)據(jù)送往FIFO,一旦FIFO滿,FIFO再向DSP申請(qǐng)中斷。這樣可以省去DSP等待與查詢的時(shí)間,而且中斷次數(shù)也可以減少,從而提高傳輸速度。

本系統(tǒng)中，F(xiàn)IFO作為緩沖存儲(chǔ)器給上升速率初判電路和DSP處理器提供數(shù)據(jù),同時(shí)作為變速率采樣結(jié)果的暫存單元。本文采用美國(guó)IDT公司的IDT72XXX系列同步并行FIFO實(shí)現(xiàn)對(duì)數(shù)據(jù)的緩存。

4 DSP信號(hào)識(shí)別及存儲(chǔ)模塊

4.1 DSP處理及存儲(chǔ)

　　目標(biāo)信號(hào)自動(dòng)識(shí)別能量范圍和錄取的核心是DSP信號(hào)處理模塊。為了滿足實(shí)時(shí)處理的要求,硬件的選取應(yīng)以盡可能少的占用系統(tǒng)時(shí)間資源為基礎(chǔ)。從這個(gè)基本原則出發(fā),采用TMS320C32作為處理器。它是目前TI公司浮點(diǎn)DSP系列中性價(jià)比較高、在國(guó)內(nèi)已得到廣泛應(yīng)用的芯片。它的指令周期為33/40/50ns,具有豐富的硬件資源,如內(nèi)部有512字節(jié)的RAM、串行口、分開(kāi)的程序總線、數(shù)據(jù)總線和DMA總線等,并且外部存儲(chǔ)器寬度可變、有程序引導(dǎo)(Boot-load)功能。在軟件方面,它豐富的指令系統(tǒng)、靈活的程序控制、流水線操作和多樣的尋址方式等特點(diǎn)使其特別適合于數(shù)字信號(hào)處理。

　　DSP處理模塊主要由DSP、慢速EPROM、高速SRAM、絕對(duì)時(shí)鐘芯片RTC(Real-Time-Clock)及RS232串口組成,其運(yùn)行機(jī)制如圖7所示。其中,選擇慢速EPROM主要是為了降低系統(tǒng)成本,本文采用美國(guó)ATMEL公司的AT27C010芯片。用于存儲(chǔ)程序和初始化數(shù)據(jù)。高速SRAM用于程序執(zhí)行和數(shù)據(jù)的暫存,本文采用美國(guó)ISSI公司的IS61C6416芯片,它與慢速EPROM配合,既降低了系統(tǒng)成本,又能使程序快速運(yùn)行,實(shí)現(xiàn)對(duì)信號(hào)的實(shí)時(shí)處理。

　　如圖7,一旦目標(biāo)事件發(fā)生,輸入信號(hào)經(jīng)A/D轉(zhuǎn)換后,數(shù)據(jù)緩存在FIFO中,以備DSP調(diào)用。DSP上電復(fù)位后,將存儲(chǔ)在慢速EPROM中的程序裝載到高速SRAM中運(yùn)行,對(duì)暫存在FIFO中的目標(biāo)信號(hào)數(shù)據(jù)進(jìn)行能量范圍的識(shí)別和處理;然后從絕對(duì)時(shí)鐘芯片RTC取得目標(biāo)事件發(fā)生的時(shí)刻值,和處理結(jié)果一起存儲(chǔ)在SRAM中;并將信號(hào)處理結(jié)果與發(fā)生時(shí)刻值從RS232串口輸出到PC機(jī)。

　　如圖8所示,系統(tǒng)工作流程是:空間瞬態(tài)光輻射信號(hào)經(jīng)光輻射探測(cè)器轉(zhuǎn)換為電信號(hào),經(jīng)前級(jí)預(yù)處理電路放大、去噪并壓縮動(dòng)態(tài)范圍;若信號(hào)超過(guò)閾值,則閾值觸發(fā)電路觸發(fā)A/D采樣后暫存在FIFO中,否則不觸發(fā)A/D;由上升速率初判電路初步檢測(cè)信號(hào)初始值的上升速率，當(dāng)上升速率滿足設(shè)定要求時(shí),產(chǎn)生上升速率觸發(fā)信號(hào),否則丟棄當(dāng)前數(shù)據(jù);上升速率觸發(fā)信號(hào)產(chǎn)生后,DSP從FIFO中取得數(shù)據(jù),對(duì)信號(hào)進(jìn)行模式識(shí)別和處理,存儲(chǔ)處理結(jié)果并經(jīng)接口電路傳送到PC機(jī)。

4.2 絕對(duì)時(shí)鐘芯片RTC

　　所謂絕對(duì)時(shí)鐘是指不僅支持每天時(shí)間的更新,而且支持日期(世紀(jì)、年、日、星期)更新的一種永久性時(shí)鐘電路。本文采用美國(guó)MOTORALA公司的DS12887時(shí)鐘芯片,它對(duì)年、月、日、時(shí)、分、秒、星期進(jìn)行自動(dòng)記錄,內(nèi)含114字節(jié)的RAM單元和內(nèi)置晶振電路,支持多種中斷方式,備用電池可供其工作10年,是目前計(jì)算機(jī)上的主流實(shí)時(shí)時(shí)鐘芯片。

4.3 RS232串口

　　由于RS232串口電平標(biāo)準(zhǔn)采用了負(fù)邏輯,與DSP的電平標(biāo)準(zhǔn)不兼容,所以采用RS232串口收發(fā)的數(shù)據(jù)需要進(jìn)行電平轉(zhuǎn)換。本文采用美國(guó)MAXIM公司的MAX232芯片作為電平轉(zhuǎn)換器件,它僅需+5V電源,電平轉(zhuǎn)換所需的±10V電源由片內(nèi)電荷泵產(chǎn)生。

　　DSP芯片自帶的串口為同步串口,而RS232信號(hào)是異步信號(hào),故需外加異步串行通信接口芯片UART(Universal Asynchronous Receiver/Transmitter)。本文采用美國(guó)TI公司的TL16C550芯片,它具有全雙工、雙緩沖器發(fā)送器和接收器。如圖7所示,UART接收DSP發(fā)送的處理結(jié)果和發(fā)生時(shí)刻值,存入自身所帶的FIFO中,再通過(guò)MAX232進(jìn)行電平轉(zhuǎn)換,最后從RS232串口中輸出到PC機(jī)。

　　本系統(tǒng)采用DSP+CPLD模式實(shí)現(xiàn)對(duì)空間瞬態(tài)光輻射信號(hào)的實(shí)時(shí)處理,有效解決了線路板面積有限和實(shí)時(shí)處理需大容量存儲(chǔ)空間的矛盾,從而使系統(tǒng)性價(jià)比達(dá)到最佳狀態(tài)。實(shí)驗(yàn)表明,系統(tǒng)可識(shí)別一般空間瞬態(tài)信號(hào),結(jié)果較為理想。

參考文獻(xiàn)

1 王念旭.DSP基礎(chǔ)與應(yīng)用系統(tǒng)設(shè)計(jì).北京:北京航空航天大學(xué)出版社,2002

2 張雄偉,曹鐵勇.DSP芯片的原理與開(kāi)發(fā)應(yīng)用.北京:電子工業(yè)出版社,2001

3 TMS320C3X User＇s Guide. Texas Instruments,1990

4 宋萬(wàn)杰,羅 豐,吳順君.CPLD技術(shù)及其應(yīng)用.西安:西安電子科技大學(xué)出版社,2000