隨著信號的沿變化速度越來越快，今天的高速數(shù)字電路板設計者所遇到的問題在幾年前看來是不可想象的。對于小于1納秒的信號沿變化，板上電源層與地層間的電壓在電路板的各處都不盡相同，從而影響到IC芯片的供電，導致芯片的邏輯錯誤。為了保證高速器件的正確動作，設計者應該消除這種電壓的波動，保持低阻抗的電源分配路徑。
為此，你需要在電路板上增加退耦電容來將高速信號在電源層和地層上產(chǎn)生的噪聲降至最低。你必須知道要用多少個電容，每一個電容的容值應該是多大，并且它們放在電路板上什么位置最為合適。一方面你可能需要很多電容，而另一方面電路板上的空間是有限而寶貴的，這些細節(jié)上的考慮可能決定設計的成敗。
反復試驗的設計方法既耗時又昂貴，結果往往導致過約束的設計從而增加不必要的制造成本。使用軟件工具來仿真、優(yōu)化電路板設計和電路板資源的使用情況，對于要反復測試各種電路板配置方案的設計來說是一種更為實際的方法。本文以一個xDSM(密集副載波多路復用)電路板的設計為例說明此過程，該設計用于光纖/寬帶無線網(wǎng)絡。軟件仿真工具使用Ansoft的SIwave，SIwave基于混合全波有限元技術，可以直接從layout工具Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore和 Zuken CR-5000 Board Designer導入電路板設計。SIwave中該設計的版圖。由于的結構是平面的，SIwave可以有效的進行全面的分析，其分析輸出包括電路板的諧振、阻抗、選定網(wǎng)絡的S參數(shù)和電路的等效Spice模型。
xDSM電路板的尺寸，也就是電源層和地層的尺寸是11×7.2 英寸(28×18.3 厘米)。電源層和地層都是1.4mil厚的銅箔，中間被23.98mil厚的襯底隔開。
為了理解對電路板的設計，首先考慮xDSM電路板的裸板(未安裝器件)特性。根據(jù)電路板上高速信號的上升時間，你需要了解電路板在頻域直到2GHz范圍內的特性。圖2所示為一個正弦信號激勵電路板諧振于0.54GHz時的電壓分布情況。同樣，電路板也會諧振于0.81GHz和0.97GHz以及更高的頻率。為了更好地理解，你也可以在這些頻率的諧振模式下仿真電源層與地層間電壓的分布情況。
在0.54GHz的諧振模式下，電路板的中心處電源層和地層的電壓差變化為零。對于一些更高頻率的諧振模式，情況也是如此。但并非在所有的諧振模式下都是如此，例如在1.07GHz、1.64GHz和1.96 GHz的高階諧振模式下，電路板中心處的電壓差變化是不為零的。
找到零壓差變化點有助于我們將需要在短時間內產(chǎn)生大量電流變化的器件放置于此。例如，如果要將一塊Xinlix的FPGA芯片放在電路板上，該芯片會在0.2納秒內產(chǎn)生2A的輸入電流變化。如此短時間內的大電流變化將帶來電路板的電源完整性問題，會使電路板產(chǎn)生各種模式的諧振，導致電源層和地層電壓的不均勻。然而，電路板中心處在某些諧振模式下具有零壓差變化的特性，因此將FPGA芯片放置于此可以避免電路板產(chǎn)生這些低頻的諧振模式。FPGA芯片不能激發(fā)這些低頻諧振模式，是由于從電路板的中心處將無法耦合至這些諧振模式。
中的紫色曲線顯示的是當位于電路板中心處的芯片從電源平面吸入電流時引起的諧振。事實上，峰值出現(xiàn)在高階的諧振頻率1.07GHz、1.64GHz和1.96GHz上，而不是低階的諧振頻率0.54GHz、0.81GHz和0.97GHz上，這正如我們所料。
紫色曲線顯示的是當位于電路板中心處的芯片從電源平面吸入電流時引起的諧振；綠色曲線表示當將芯片放置偏移中心位置時的響應。
下載文檔
