基于CPLD的高分辨率A/D轉(zhuǎn)換電路

隨著科技的飛速發(fā)展、高分辨率的數(shù)?；旌想娐返膽?yīng)用不斷深入，電路設(shè)計(jì)日趨復(fù)雜，精度越來(lái)越高，所以高精度AD轉(zhuǎn)換電路的設(shè)計(jì)就成了儀器儀表及各種 測(cè)量控制系統(tǒng)的難點(diǎn)。本系統(tǒng)來(lái)源于儀器儀表的溫控系統(tǒng)設(shè)計(jì)，采用高精度、低溫漂的優(yōu)質(zhì)模擬、數(shù)字器件，輔以52系列單片機(jī)為控制器，以復(fù)雜可編程邏輯器件 CPLD (Comp lex ProgrammableArrayLogic)為頻率測(cè)試的硬件平臺(tái)，實(shí)現(xiàn)了高分辨率、低線性誤差的AD轉(zhuǎn)換器的設(shè)計(jì)。通過(guò)本設(shè)計(jì)掌握高精度、低漂移的高端AD轉(zhuǎn)換器的設(shè)計(jì)方法， CPLD的設(shè)計(jì)，以及52系列單片機(jī)的硬件設(shè)計(jì)及軟件編程。

　　1　系統(tǒng)功能及結(jié)構(gòu)

　　系統(tǒng)主要目的是設(shè)計(jì)一個(gè)16位的VFC式AD轉(zhuǎn)換器，利用積分原理，將輸入電壓(或電流)轉(zhuǎn)換成頻率輸出。采用計(jì)數(shù)頻率高的CPLD器件實(shí)現(xiàn)測(cè)頻，單片機(jī)控制CPLD的測(cè)頻操作和頻率的計(jì)算。

　　用V /F轉(zhuǎn)換器完成AD轉(zhuǎn)換，需要1個(gè)定時(shí)器和2路計(jì)數(shù)器，計(jì)數(shù)器的計(jì)數(shù)頻率限制了V /F器件輸出頻率的提高。本設(shè)計(jì)采用計(jì)數(shù)頻率更高的CPLD器件和單片機(jī)共同組成測(cè)速模塊， CPLD通用性好，避免了對(duì)于專用器件的依賴，降低了因?qū)Ｓ闷骷．a(chǎn)或出現(xiàn)供貸問(wèn)題所帶來(lái)的風(fēng)險(xiǎn)，同時(shí)實(shí)現(xiàn)所需的控制。

　　VFC式AD 轉(zhuǎn)換器脈沖頻率與輸入電壓成比例，其精度高、線性度好、轉(zhuǎn)換速度居中、轉(zhuǎn)換位數(shù)與速度可調(diào)、與CPU的連線最少，且增加轉(zhuǎn)換位數(shù)時(shí)不會(huì)增加與CPU的連線，因此， VFC為AD 轉(zhuǎn)換技術(shù)提供了一種廉價(jià)而有效的解決辦法。

　　系統(tǒng)總體可以劃分為電壓采樣部分、模擬- 數(shù)字轉(zhuǎn)化部分，控制部分。其中電壓采樣部分包括:精密測(cè)試電壓源。模擬- 數(shù)字轉(zhuǎn)化部分包括:電壓放大和偏置，V /F轉(zhuǎn)換模塊，計(jì)數(shù)轉(zhuǎn)化模塊?？刂撇糠职?控制器模塊，鍵盤(pán)，顯示模塊，系統(tǒng)原理框如圖1所示。

　　為實(shí)現(xiàn)各模塊的功能，分別選取了較好的方案實(shí)現(xiàn): ①精密基準(zhǔn)源，精密低溫漂高檔基準(zhǔn)源，分壓;②電壓放大及偏置，運(yùn)算放大器ICL7650; ③V /F轉(zhuǎn)換，采用AD652芯片; ④頻率測(cè)試，采用CPLD (復(fù)雜可編程邏輯器件) ; ⑤控制器，采用凌陽(yáng)的SPEC061A單片機(jī); ⑥顯示，采用液晶屏; ⑦電氣隔離，采用光電耦合，所設(shè)計(jì)的系統(tǒng)如圖2所示。

圖1　系統(tǒng)原理框圖

圖2　所設(shè)計(jì)的系統(tǒng)框圖

　　2　系統(tǒng)硬件設(shè)計(jì)

　　2. 1　精密測(cè)試基準(zhǔn)源

　　對(duì)于16位的AD轉(zhuǎn)換器，滿幅度輸入電壓僅為100 mV，如果要測(cè)試它的性能，則需要極高精度和非常低溫漂的基準(zhǔn)源， 電路原理如圖3 所示。

　　AD586是AD公司高精度5 V的基準(zhǔn)電壓源，溫漂低至2 10 - 6 /℃，噪聲為100 nV /Hz，通過(guò)固定電阻和可調(diào)電阻進(jìn)行分壓產(chǎn)生0 ～100 mV 的電壓。為了增加電壓的負(fù)載能力，須進(jìn)行電壓跟隨。OPA333是零漂移精密運(yùn)放，漂移最大為0. 05μV /℃。同時(shí)采用兩個(gè)2. 5 V的基準(zhǔn)源LM336以降低電源波動(dòng)的影響。LM336 的輸出電流為10 mA， 可滿足OPA33的需要。分壓用的電阻為指針式10 圈可調(diào)，可以達(dá)到理想的精度。

圖3　基準(zhǔn)源電路原理圖

　　2. 2　電壓的放大及偏置

　　0～100 mV 的電壓不能直接送給V /F 變換AD652，而必須經(jīng)過(guò)精密放大和進(jìn)行電位的偏置，這樣才能達(dá)到設(shè)計(jì)的精度。選擇具有斬波穩(wěn)定功能的ICL7650運(yùn)算放大器，它可以提供低的偏置電 流(10pA) 、偏置電壓和相對(duì)時(shí)間、溫度的穩(wěn)定性。輸入的0～100 mV電壓經(jīng)過(guò)40倍的放大后，產(chǎn)生0～4 V的輸出，因?yàn)锳D652在0 V輸入的情況下，輸出頻率也是0，這樣計(jì)數(shù)得到頻率難以達(dá)到16 位的精度，所以將輸入(0～4 V)的直流偏置設(shè)置為1 V，從而產(chǎn)生1～5 V的輸入信號(hào)送給AD652;運(yùn)放的電阻須選用1 /1 000 精度的，保證了V /F變換的精度。

　　其原理圖如圖4所示。

　　2. 3　V /F轉(zhuǎn)換電路

　　電壓/頻率轉(zhuǎn)換即V /F轉(zhuǎn)換，是將一定的輸入電壓信號(hào)按線性的比例關(guān)系轉(zhuǎn)換成頻率信號(hào)，當(dāng)輸入電壓變化時(shí)，輸出頻率也響應(yīng)變化。

　　本設(shè)計(jì)采用專用集成芯片AD652，輔以的外圍電路即可實(shí)現(xiàn)V /F轉(zhuǎn)換，如圖5所示。AD652是美國(guó)ANALOGDEV ICES公司推出的高精度電壓頻率(V /F)轉(zhuǎn)換器，它由積分器、比較器、精密電流源、單穩(wěn)多諧振蕩器和輸出晶體管組成。該電路在±15 V電源電壓下，功耗電流小于15 mA，滿刻度為1 MHz時(shí)其非線性度小于0. 07 % ， 最佳溫度穩(wěn)定性為±150 ppm /℃。用AD652實(shí)現(xiàn)V /F轉(zhuǎn)換，可以滿足較高的滿刻度頻率響應(yīng)和較低的最佳溫度穩(wěn)定性。

圖5　V /F轉(zhuǎn)換電路

　　由于使用外部時(shí)鐘設(shè)置滿量程輸出頻率，AD652可以獲得更高的線性度和穩(wěn)定性。通過(guò)使用同一時(shí)鐘驅(qū)動(dòng)AD652和設(shè)置計(jì)數(shù)時(shí)間閘門(mén)，轉(zhuǎn)換精度與時(shí)鐘頻率無(wú)關(guān)，不因時(shí)鐘頻率的改變而改變。

　　2. 4　基于CPLD的頻率計(jì)電路

　　在本系統(tǒng)中， CPLD采用美國(guó)XIL INX公司生產(chǎn)的XC95108CPLD (復(fù)雜可編程邏輯器件) ，其片內(nèi)有108個(gè)宏， 2 400個(gè)門(mén)，頻率可以達(dá)125 MHz，引腳間延時(shí)715 ns，供電電壓5 V或313 V的在系統(tǒng)可編程器件，其可供用戶使用的I/O口數(shù)在64個(gè)以上。

　　XC95108采用FLASH編程工藝，可反復(fù)擦寫(xiě)，所設(shè)計(jì)的電路如圖6所示。

　　由于輸入的信號(hào)是交流信號(hào)而CPLD (可編程邏輯器件)和施密特觸發(fā)器是數(shù)字芯片，不識(shí)別負(fù)信號(hào)，需將輸入交流信號(hào)變?yōu)橹绷餍盘?hào)，用兩個(gè)電阻實(shí)現(xiàn)電壓鉗位功能，鉗位后的信號(hào)經(jīng)7414(施密特觸發(fā)器)整形為方波后直接輸入CPLD 對(duì)其計(jì)數(shù)。

　　由于CPLD可以實(shí)現(xiàn)高速響應(yīng)，可以實(shí)現(xiàn)準(zhǔn)確計(jì)數(shù)。

　　頻率計(jì)測(cè)得的數(shù)據(jù)為此系統(tǒng)的AD轉(zhuǎn)換結(jié)果，轉(zhuǎn)換精度受基準(zhǔn)晶振和AD652的V /F滿刻度時(shí)的量程的影響，由于CPLD 的基準(zhǔn)晶振選用的是20MHz的高精度晶振。設(shè)計(jì)的AD 轉(zhuǎn)換頻率為50kHz，所以在計(jì)數(shù)周期內(nèi)基準(zhǔn)晶振脈沖個(gè)數(shù)為400，CPLD因?yàn)殡S機(jī)時(shí)間出現(xiàn)的誤差僅為一個(gè)脈沖，而AD652的滿刻度頻率高，可達(dá) 1MHz，所以精度可達(dá)到幾千分之一。

圖6　基于CPLD的頻率計(jì)電路原理圖

　　2. 5　單片機(jī)控制電路

　　控制部分采用凌陽(yáng)SPEC061A 單片機(jī)。

　　SPCE061A是凌陽(yáng)科技新推出的一個(gè)16位結(jié)構(gòu)的微控制器，它在2. 6～3. 6 V工作電壓范圍內(nèi)的工作速度范圍為0. 32～49. 152MHz，較高的工作速度使其應(yīng)用領(lǐng)域更加拓寬。2 K字節(jié)SRAM和32 K字閃存ROM僅占一頁(yè)存儲(chǔ)空間， 32位可編程的多功能I/O端口;兩個(gè)16位定時(shí)器/計(jì)數(shù)器; 32 768 Hz實(shí)時(shí)時(shí)鐘;低電壓復(fù)位/監(jiān)測(cè)功能; 8通道10位模- 數(shù)轉(zhuǎn)化輸入并具有自動(dòng)增益控制功能的麥克風(fēng)輸入方式:雙通道10位DAC方式的音頻輸出功能等。SPCE061A是數(shù)字聲音和語(yǔ)音識(shí)別產(chǎn)品的一種最經(jīng)濟(jì)的 應(yīng)用。

　　在本系統(tǒng)中， SPCE061A主要實(shí)現(xiàn)CPLD信息讀取，鍵盤(pán)接口和顯示模塊控制等功能。

圖7　單片機(jī)結(jié)構(gòu)框圖

　　2. 6　顯示接口設(shè)計(jì)

　　在顯示方面，由于LCD (L iquidCrystalD ISp lay)具有以下特點(diǎn):

　　(1)低工作電壓，低功耗。

　　(2)顯示柔和，字跡清晰。

　　(3)不怕強(qiáng)光照射，光照越強(qiáng)，對(duì)比度越大，顯示效果越好。

　　(4)體積小，重量輕，平板型。

　　(5)可靠性高，壽命長(zhǎng)。

　　因此本設(shè)計(jì)采用128 ×64的圖形點(diǎn)陣液晶顯示器來(lái)顯示頻率流量信息，液晶采用4行顯示，顯示信息豐富，可以滿足不同用戶的需求。同時(shí)，該液晶采用串口傳輸數(shù)據(jù)，每秒刷屏一次，節(jié)約了單片機(jī)的資源，為今后的繼續(xù)開(kāi)發(fā)和升級(jí)打下基礎(chǔ)。

　　2. 7　其它輔助抗干擾措施

　　一般來(lái)說(shuō)，測(cè)控系統(tǒng)的功能設(shè)計(jì)與制作并不復(fù)雜，功能設(shè)計(jì)不過(guò)的是系統(tǒng)設(shè)計(jì)的起點(diǎn)，系統(tǒng)能否在運(yùn)行過(guò)程中準(zhǔn)確無(wú)誤地實(shí)現(xiàn)這些功能才是系統(tǒng)設(shè)計(jì)的關(guān) 鍵。由于實(shí)際工作環(huán)境中存在各種各樣的干擾源，這些干擾源對(duì)系統(tǒng)的可靠運(yùn)行往往會(huì)產(chǎn)生不利，甚至?xí)a(chǎn)生意想不到事，更有甚者的是造成整個(gè)系統(tǒng)的癱瘓和無(wú)法 工作運(yùn)行，導(dǎo)致實(shí)驗(yàn)生產(chǎn)設(shè)備的損壞和事故的發(fā)生，因此，測(cè)控系統(tǒng)的抗干擾防范措施在整個(gè)系統(tǒng)的設(shè)計(jì)中占有舉足輕重的位置。本設(shè)計(jì)增加了如耦合電路、后備電 源監(jiān)測(cè)系統(tǒng)、印刷電路板等硬件抗干擾設(shè)計(jì)，減少干擾源對(duì)系統(tǒng)的可靠運(yùn)行所帶來(lái)的不利影響。

　　3　系統(tǒng)通信流程及軟件的實(shí)現(xiàn)

　　系統(tǒng)中的應(yīng)用軟件是根據(jù)系統(tǒng)功能要求設(shè)計(jì)的，總的原則主要從以下幾方面考慮:

　　(1)根據(jù)軟件功能要求，將系統(tǒng)軟件分成若干個(gè)相對(duì)獨(dú)立的部分。根據(jù)它們之間的聯(lián)系和時(shí)間上的關(guān)系，設(shè)計(jì)出合理的軟件總體結(jié)構(gòu)，使其清晰、簡(jiǎn) 潔、流程合理;(2)采用結(jié)構(gòu)化程序設(shè)計(jì)，各功能程序?qū)嵭心K化、子程序化。既便于調(diào)試、鏈接，又便于移植、修改;(3)建立正確的數(shù)學(xué)模型。根據(jù)功能要 求，描述出各個(gè)輸入和輸出變量之間的數(shù)學(xué)關(guān)系，它是關(guān)系到系統(tǒng)性能好壞的重要因素;(4)為提高軟件設(shè)計(jì)的總體效率，以簡(jiǎn)明、直觀的方法對(duì)任務(wù)進(jìn)行描述， 在編寫(xiě)應(yīng)用軟件之前，繪制出程序流程圖。這不僅是程序設(shè)計(jì)的一個(gè)重要組成部分，而且是決定成敗的關(guān)鍵部分;(5)合理分配系統(tǒng)資源，其中最關(guān)鍵的是片內(nèi)內(nèi) 存分配。分配時(shí)應(yīng)充分發(fā)揮其特一長(zhǎng)，做到物盡其用;(6)加強(qiáng)軟件的抗干擾設(shè)計(jì)，提高計(jì)算機(jī)應(yīng)用系統(tǒng)的可靠性。根據(jù)以上設(shè)計(jì)原則，軟件設(shè)計(jì)采用模塊結(jié)構(gòu)， 整個(gè)軟件包括主程序、采樣子程序數(shù)據(jù)處理子程序、顯示子程序等模塊。

　　根據(jù)以上原則要求設(shè)計(jì)了系統(tǒng)的軟件程序流程圖如圖8所示:

圖8　控制程序流程圖。

　　4　測(cè)試結(jié)果及分析

　　對(duì)所設(shè)計(jì)的電路的V /F轉(zhuǎn)換的性能進(jìn)行了測(cè)試，結(jié)果如圖9所示。

圖9　V /F轉(zhuǎn)換測(cè)量對(duì)比值

　　通過(guò)示波器觀察，每秒鐘50 000個(gè)脈沖，即轉(zhuǎn)換頻率為50 kHz。由測(cè)試結(jié)果圖可知此次VF轉(zhuǎn)換滿足了高分辨率和較低的非線性度的要求，分辨率可達(dá)16位，線性誤差<0. 2 %，轉(zhuǎn)換頻率可達(dá)50 kHz。

　　5　結(jié)論

　　本次設(shè)計(jì)應(yīng)用V /F轉(zhuǎn)換器實(shí)現(xiàn)高分辨率AD轉(zhuǎn)換，具有較高的滿刻度頻率響應(yīng)、低功耗和較低的非線性度等特點(diǎn)，廣泛應(yīng)用于儀器儀表對(duì)溫度的控制中，滿足對(duì)設(shè)定溫度控制穩(wěn)定 性的要求。在系統(tǒng)設(shè)計(jì)中采用CPLD實(shí)現(xiàn)頻率計(jì)數(shù)功能，是數(shù)字系統(tǒng)精確測(cè)量頻率一種方法:在采樣時(shí)間內(nèi)同時(shí)對(duì)標(biāo)準(zhǔn)頻率信號(hào)和被測(cè)頻率信號(hào)計(jì)數(shù)。采樣完成 后，把二者的計(jì)數(shù)值相比，再乘以標(biāo)準(zhǔn)頻率就可以得到被測(cè)頻率的精確值。