當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化

摘 要: 設(shè)計(jì)了一種H.264標(biāo)準(zhǔn)的CAVLC編碼器,對(duì)原有軟件流程進(jìn)行部分改進(jìn),提出了并行處理各編碼子模塊的算法結(jié)構(gòu)。重點(diǎn)對(duì)非零系數(shù)級(jí)(level)編碼模塊進(jìn)行優(yōu)化,采用并行處理和流水線相結(jié)合的結(jié)構(gòu),減少了cavlc編碼的時(shí)鐘周期,提供了穩(wěn)定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA進(jìn)行實(shí)現(xiàn)驗(yàn)證,最高時(shí)鐘頻率可達(dá)158.1 MHz,可滿足實(shí)時(shí)編碼H.264高清視頻要求。
關(guān)鍵詞: H.264/AVC;變長(zhǎng)編碼;FPGA;非零系數(shù)級(jí)編碼

H.264/AVC是ITU-T和ISO聯(lián)合發(fā)布的國(guó)際視頻壓縮標(biāo)準(zhǔn)[1],比特壓縮率分別是MPEG-4、H.263及MPEG-2的39%、49%及64%[2],是一種高壓縮比的新標(biāo)準(zhǔn)?;趦?nèi)容的自適應(yīng)可變長(zhǎng)編碼(CAVLC)是H.264中關(guān)鍵技術(shù)之一,應(yīng)用于H.264的基本檔次和擴(kuò)展檔次對(duì)亮度和色度殘差數(shù)據(jù)塊進(jìn)行編解碼,編碼效率高,抗誤碼和糾錯(cuò)能力強(qiáng)[3],但計(jì)算復(fù)雜度大,用軟件編碼難以滿足高清視頻實(shí)時(shí)性要求。H.264編碼過(guò)程不涉及任何浮點(diǎn)數(shù)運(yùn)算,特別適合硬件電路實(shí)現(xiàn)。文獻(xiàn)[4]提出的CAVLC編碼可分成掃描和編碼2部分,掃描部分對(duì)殘差數(shù)據(jù)zig-zag逆序掃描后,提取出run-level標(biāo)志以及相關(guān)信息提供給編碼部分進(jìn)行編碼。文獻(xiàn)[5]對(duì)掃描模塊進(jìn)行了優(yōu)化。編碼模塊中非零系數(shù)級(jí)(level)編碼計(jì)算量最大,復(fù)雜度最高。本文充分利用FPGA高速實(shí)時(shí)特點(diǎn),采用并行處理及流水線設(shè)計(jì),通過(guò)優(yōu)化CAVLC編碼結(jié)構(gòu)和level編碼子模塊,提高CAVLC編碼器的性能。
1 CAVLC原理
CAVLC是一種依據(jù)4×4塊變換系數(shù)的zig-zag掃描順序進(jìn)行的編碼算法。塊系數(shù)的非零系數(shù)幅值較小,主要集中在低頻段,經(jīng)過(guò)zig-zag掃描后,連續(xù)零的個(gè)數(shù)較多,采用run-level游程編碼,通過(guò)編碼5個(gè)語(yǔ)義元素能夠?qū)崿F(xiàn)高效無(wú)損壓縮,編碼流程如圖1所示。zig-zag掃描后,順序編碼系數(shù)標(biāo)記(coeff_token)。尾1的符號(hào)(trailing_ones_sign_flag)、除尾1外非零系數(shù)的級(jí)(level),最后一個(gè)非零系數(shù)前零的個(gè)數(shù)(total_zeros)和零的游程(run_before)。其中TC、T1、T0分別表示非零系數(shù)個(gè)數(shù)、尾1個(gè)數(shù)以及最后一個(gè)非零系數(shù)前零的個(gè)數(shù)。由于CAVLC編碼流程是串行的,軟件容易實(shí)現(xiàn),但執(zhí)行速度慢且效率低。

2 CAVLC編碼器硬件結(jié)構(gòu)設(shè)計(jì)
2.1 并行化編碼結(jié)構(gòu)
為了提高運(yùn)算速度和效率,將圖1的CAVLC編碼流程并行化處理,適合FPGA實(shí)現(xiàn)。根據(jù)文獻(xiàn)[4]提出的思路,將CAVLC編碼分成掃描和編碼2部分,見(jiàn)圖2。由zig-zag逆序掃描、統(tǒng)計(jì)、編碼、碼流整合4個(gè)模塊組成。zig-zag模塊和統(tǒng)計(jì)模塊構(gòu)成掃描部分,編碼模塊和碼流整合模塊構(gòu)成編碼部分,系統(tǒng)采用狀態(tài)機(jī)控制。由于trailing_ones_sign_flag、level和run_before都是從zig-zag掃描后序列的尾部開始編碼,所以本設(shè)計(jì)中zig-zag采用逆序掃描。統(tǒng)計(jì)模塊用計(jì)數(shù)器統(tǒng)計(jì)zig-zag逆序掃描輸出序列的TC、T1和T0,將尾1符號(hào)(T1_sign)、除尾1外的非零系數(shù)(coeffs)和零的游程(runbefore)存入緩存器并輸出。編碼模塊分成6個(gè)子模塊:NC生成模塊、coeff_token模塊、trailing_ones_sign_flag模塊、level模塊、total_zeros模塊以及run_before模塊。統(tǒng)計(jì)模塊給各編碼子模塊提供輸入數(shù)據(jù),保證各編碼子模塊并行工作,減少了CAVLC編碼的時(shí)鐘周期,提高了編碼器執(zhí)行效率。由于CAVLC編碼是變長(zhǎng)的,使得每個(gè)編碼子模塊的輸出碼流長(zhǎng)度不確定,各編碼子模塊的碼字寄存器寬度不同。為了保證各編碼子模塊生成的碼字能夠緊湊無(wú)縫鏈接和有效存儲(chǔ),在各編碼子模塊的碼字輸出中嵌入輸出標(biāo)志信號(hào)和碼長(zhǎng)信息,當(dāng)輸出標(biāo)志信號(hào)為高電平時(shí)碼字與碼長(zhǎng)有效,低電平時(shí)則無(wú)效,經(jīng)碼流整合模塊整合后輸出。

2.2 level編碼的優(yōu)化實(shí)現(xiàn)
非零系數(shù)級(jí)編碼是CAVLC編碼中復(fù)雜度最高、計(jì)算量最大、編碼延時(shí)最長(zhǎng)的部分也是CAVLC編碼器高速、高效運(yùn)行的瓶頸之一。根據(jù)H.264中CAVLC的level解碼步驟[6]可設(shè)計(jì)出相應(yīng)的編碼流程,如圖3所示。

(1)初始化suffixlength為0,如果TC>10,并且T1<3,則初始化為1。
(2)計(jì)算中間變量levelcode[i]:

(5)寫碼字。
非零系數(shù)級(jí)的碼字為“前綴碼字+后綴碼字”,前綴碼字為prefix個(gè)0后緊跟一個(gè)1(即前綴碼字為1,碼長(zhǎng)為prefix+1),后綴碼字值為suffix,碼長(zhǎng)為levelsuffixsize。
依據(jù)圖3編碼流程,level編碼所需的時(shí)鐘周期與TC和T1之差有關(guān),不同的數(shù)據(jù)塊所需的時(shí)鐘周期不同,而編碼前需經(jīng)過(guò)掃描和統(tǒng)計(jì)。當(dāng)非零系數(shù)較多時(shí),level編碼采用傳統(tǒng)的串行方式所需的時(shí)鐘周期可能比統(tǒng)計(jì)模塊所耗要多,導(dǎo)致不穩(wěn)定的吞吐量。另一方面,獲得level的碼字需知道該系數(shù)的prefix、suffix以及l(fā)evelsuffixsize,而levelsuffixsize的大小是自適應(yīng)變化的,與上一個(gè)已編碼系數(shù)的絕對(duì)值大小有關(guān),這給并行處理帶來(lái)了一定困難。為此,采用并行處理和兩級(jí)流水線相結(jié)合的結(jié)構(gòu)并行處理2個(gè)非零系數(shù),如圖4所示。第一級(jí)初始化suffixlength,求coeffs的絕對(duì)值及中間變量levelcode;第二級(jí)更新suffixlength,計(jì)算prefix,suffix和levelsuffixlength。模塊coeffs SIPO buffer實(shí)現(xiàn)串行輸入并行輸出,輸入輸出關(guān)系如圖5所示。

3 實(shí)驗(yàn)驗(yàn)證分析
Level編碼電路結(jié)構(gòu)采用Verilog HDL語(yǔ)言描述,在ModelSim SE 6.0上進(jìn)行仿真,使用Synplicity公司的Synplify Pro完成綜合過(guò)程。最后采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA進(jìn)行實(shí)現(xiàn)和驗(yàn)證。
圖6給出了ModelSim的仿真波形,其結(jié)果與JVT校驗(yàn)軟件模型JM16.2[7]的值一致。從圖6可以看出,并行編碼TC-T1個(gè)level值比串行方式節(jié)省(TC-T1)/2個(gè)時(shí)鐘周期,當(dāng)非零系數(shù)較多時(shí),也能獲得穩(wěn)定的吞吐量。表1給出了Synplify Pro綜合的硬件資源報(bào)告。系統(tǒng)允許的最高時(shí)鐘頻率為158.1 MHz,硬件資源消耗如表1所示。綜上所述,本設(shè)計(jì)滿足H.264實(shí)時(shí)高清視頻編碼的要求。

參考文獻(xiàn)
[1] Joint Video Team(JVT) of ISO/IEC MPEG and ITU-T VCEG.Draft ITU-T Recommendation and Final Draft International Standard of Joint Video Specification(ITU-T Rec. H.264 | ISO/IEC 14496-10 AVC)[S].JVT-G050r1,F(xiàn)airfax,VA,2003.
[2] ANTHONY J,F(xiàn)AOUZI K,HEIKO S,et alo.Performance comparison of video coding standards using lagrangian coder control[J].IEEE Int.Conf.on Image Processing,2002:501-504.
[3] THOMAS W,GARY J.SULLIVAN,GISLE Bj,AJAY L. Overview of the H.264/AVC video coding standard[J].IEEE Trans.on Circuits and Systems for Video Technology,2003,13(7):560-576.
[4] CHEN Tung Chien,HUANG Yu Wen,TSAI Chuan Yung,et al.Architecture design of context-based adaptive variable-length coding for H.264/AVC[J].IEEE Trans.Circuits Syst.II,2006,53(9):832-836.
[5] LEE W,JUNG Y,LEE S,et al.High-speed CAVLC encoder for H.264/AVC using parallel zig-zag scanning[J].IEEE Electronics Letters,2009,45(24):1226-1227.
[6] ITU-T,H.264.Advanced Video Coding for Generic Audio visual Services,2007.
[7] JointVideoTeam(JVT)referencesoftware,2009[Online].Available:http://iphome.hhi.de/suehring/tml/download/jm16.2.zip.

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉