Allegro PCB設(shè)計PDN仿真簡介（上）

摘要：由于產(chǎn)品的低功耗的要求，印刷上的電源分布網(wǎng)絡(luò)設(shè)計已經(jīng)成為當下最熱門的話題之一。與高速通道設(shè)計一樣，PDN 設(shè)計也已成為PCB 設(shè)計中的一個關(guān)鍵技術(shù)。 因此，在PCB設(shè)計流程中電源完整性（PI）分析像信號完整性分析一樣變得越來越重要。由于設(shè)計選擇以及分析技術(shù)的多樣性，復(fù)雜電路的PDN 設(shè)計面臨著許多挑戰(zhàn)。過去的SI 分析大都是后驗證分析，但如今已經(jīng)演變?yōu)榍胺抡嬉?guī)則驅(qū)動的設(shè)計方法。這種設(shè)計方法避免了后驗證方法中不斷重復(fù)的分析-修正-再分析的循環(huán)過程。Allegro 提供了一種全新的PDN 分析方法。這種方法采用了傳輸線法（TLM）和矩量法（MOM）的混合技術(shù)，它與設(shè)計環(huán)境緊密結(jié)合在一起從而使PDN設(shè)計和分析能在同一環(huán)境中進行而不需要進行數(shù)據(jù)轉(zhuǎn)換或設(shè)計環(huán)境切換。大約二十年前，微處理器工作在數(shù)兆赫茲的時鐘頻率下，5V 供電邏輯使得百毫伏量級的噪聲也不會引起邏輯錯誤。只需要保證每個電源管腳安放一個去耦電容就可以滿足芯片對電源的需求，電磁輻射也不是設(shè)計人員需要重點考慮的問題。系統(tǒng)的電源設(shè)計沒有任何挑戰(zhàn)，設(shè)計人員只需要憑借經(jīng)驗和遵循簡單的規(guī)則就可以完成電源系統(tǒng)的設(shè)計。隨著元件時鐘頻率的不斷提升以及更多功能集成于芯片內(nèi)部，芯片的功耗在不斷增加，同時芯片制造工藝的進步使得芯片供電電壓在不斷下降，而且，芯片集成度的增加導(dǎo)致同一個芯片需要更多的電源種類，各種電源域增加了電源系統(tǒng)的設(shè)計難度。同時，芯片本身對電源波動的敏感度也在增加，直接減少了電源系統(tǒng)的設(shè)計裕量。保證系統(tǒng)電源性能的電源完整性設(shè)計（PI）像信號完整性設(shè)計以及電磁兼容性設(shè)計一樣，逐漸成為業(yè)界所關(guān)注的焦點。電源完整性設(shè)計方法也由過去憑借產(chǎn)品設(shè)計人員經(jīng)驗和規(guī)則的定性設(shè)計方法逐漸轉(zhuǎn)變?yōu)槔酶鞣N仿真，測量工具進行系統(tǒng)的仿真，測量的定量式的設(shè)計方法。本文借助于Allegro PCB SI 的電源分布網(wǎng)絡(luò)（PDN）仿真分析功能，提出了一種PDN 的仿真設(shè)計流程，并通過實際測量驗證了仿真結(jié)果的準確性。2. 電源分布網(wǎng)絡(luò)設(shè)計流程芯片對PDN 的基本要求是：在已知芯片電流波動的情況下，為給芯片提供一個相對穩(wěn)定的電源，PDN 的阻抗需要在從直流到某個最高頻率之間的整個頻帶上低于某個目標值。為實現(xiàn)這一目標，PDN 依靠電源模（VRM），板上去耦電容，PCB 電源/地平面間分布電容，封裝上電容以及片內(nèi)電容等多個功能元件實現(xiàn)整個頻段內(nèi)的低阻抗。PDN 不僅要為芯片提供干凈的電源，通常還要作為信號的參考平面/路徑，此外，還應(yīng)盡量減少電源/地平面的噪聲，進而減少電源網(wǎng)絡(luò)的EMI 輻射。正是由于PDN 的多種功能，增加了PDN 的設(shè)計難度：1. 不斷增加的各種電源種類對電源平面的劃分提出了挑戰(zhàn)；2. 電源噪聲的不確定性和多樣性為電源拓撲提出了更高的要求；3. 芯片對電源需求不準確以及數(shù)據(jù)不完備為電源設(shè)計增加了障礙。正是由于當前PDN 功能的多樣性帶來了PDN 設(shè)計的復(fù)雜性，傳統(tǒng)的簡單的依靠經(jīng)驗公式和規(guī)則的定性的設(shè)計方法已經(jīng)不能滿足復(fù)雜小裕量PDN 的設(shè)計要求。為保證PDN 設(shè)計的質(zhì)量，需要一套完整而高效的設(shè)計流程確保在產(chǎn)品設(shè)計的各個階段快速而準確的考量PDN 設(shè)計的有效性，不可避免的需要借助于各種仿真、測量工具定量的評價PDN 的性能。2.1 PDN 設(shè)計流程與信號完整性仿真設(shè)計流程類似，PI 設(shè)計流程也可以分為前仿真，后仿真，測量驗證三個階段。如圖1 所示：圖1 PDN 設(shè)計流程前仿真的主要任務(wù)是：1. 疊層設(shè)計；2. 電源/地層銅厚選擇；3. 去耦電容數(shù)量、容值以及位置選擇；4. 過孔尺寸及出線方式選擇；5. VRM 感應(yīng)線位置優(yōu)化。后仿真的主要任務(wù)是：1. 去耦電容優(yōu)化；2. 定位過細的“頸線”；3. 定位電流分布的熱點。是通過實際的上板測量驗證仿真的準確性。貫穿于PI 設(shè)計流程的PI 仿真分析的主要方法包括：直流壓降分析、交流分析以及瞬態(tài)分析。下面結(jié)合使用Allegro PCB SI 進行PDN 分析的實際案例對這幾種分析方法進行介紹。