HDLC協(xié)議控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)

摘 要： 介紹了HDLC協(xié)議控制器的IP核方案及實(shí)現(xiàn)方法，分別對(duì)發(fā)送和接收模塊進(jìn)行了分析，給出了仿真波形圖。該設(shè)計(jì)采用Verilog HDL語(yǔ)言進(jìn)行描述，用ModelSim SE 6.0進(jìn)行了功能仿真。
關(guān)鍵詞： HDLC協(xié)議 IP核 Verilog HDL語(yǔ)言

HDLC協(xié)議控制器IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf