高速PCB設(shè)計(jì)仿真講座三十二

3、選擇 InterconnectModels欄（圖 6－3） Unrouted Interconnect Models部分采用默認(rèn)設(shè)置； Crosstalk 部分設(shè)置為： a、Geometry Window 10mil b、Min Coupled Length 300milc、Min Neighbor Capacitance 0.1pF其它設(shè)置參照下圖 6-3：圖 6－3 Analysis Prefences窗口4、 選擇 Simulation 標(biāo)簽，其設(shè)置參照下圖 6-4：圖 6－4 Analysis Prefences窗口5、 其余標(biāo)簽項(xiàng)都采用缺省值，點(diǎn)擊 OK 按鈕，關(guān)閉 Analysis Preferences窗口。6.3.2 進(jìn)行反射仿真驗(yàn)證 進(jìn)行后仿真驗(yàn)證時(shí)，可以先將需要驗(yàn)證的關(guān)鍵網(wǎng)絡(luò)生成一個(gè)網(wǎng)絡(luò)列表，這樣就可以將這些網(wǎng)絡(luò)一起仿真，然后在 PCB SI 中進(jìn)行反射仿真： 1、 點(diǎn)擊 Signal Probe 工具欄圖標(biāo)，彈出 Signal Analysis窗口 2、 選擇 List of Nets 按鈕，在彈出的窗口中選擇并打開(kāi)按第一步編輯生成的 net list文件：圖 6－6 Signal Analysis 窗口3、 選擇 Reports 按鈕彈出 Analysis Report Generator窗口，參照下圖 6－7，設(shè)置一下報(bào)表中仿真反射的參數(shù)：圖 6－7 Analysis Report Generator 窗口在此窗口中的 Case Selection區(qū)顯示目前的仿真環(huán)境，仿真波形和配置文件被寫(xiě)在這一 case目錄下。 4、 點(diǎn)擊 Create Report 按鈕。 由于Net Selection部分選擇的是All Selected Nets， 所以已經(jīng)初始化為對(duì)net list中的網(wǎng)絡(luò)進(jìn)行反射仿真，仿真器將對(duì)每個(gè)網(wǎng)絡(luò)中的最快的驅(qū)動(dòng)器進(jìn)行快模式的脈沖激勵(lì)的仿真，所謂快的驅(qū)動(dòng)器就是具有快的上升下降沿的驅(qū)動(dòng)器，Cadence軟件從賦予器件的模型數(shù)據(jù)中獲取這一信息。仿真完成后，將顯示報(bào)表，如圖6-8 所示。 5、 瀏覽報(bào)表，將報(bào)表中的數(shù)據(jù)和規(guī)則設(shè)置中的數(shù)據(jù)相對(duì)比，從中可以看出報(bào)表中的數(shù)據(jù)是否符合設(shè)計(jì)規(guī)則，對(duì)于不符合規(guī)則的網(wǎng)絡(luò)，再重新對(duì)提取拓樸結(jié)構(gòu)進(jìn)行調(diào)整、仿真，在這里就不再重復(fù)過(guò)程。 6、 在報(bào)表窗口中選擇 File＝》Save As，將報(bào)表另存為 reflecsummary。圖 6－8 Standard Reflection Summary Sorted By Worst Settle Delay 窗口