ADSP-2106X SHARC DSPs軟件仿真器的實(shí)現(xiàn)

摘要：本文介紹一種ADSP-2106x DSPs (數(shù)字信號(hào)處理器, Digital Signal Processors)的軟件仿真器(ADSPSim)。在此仿真器構(gòu)架過(guò)程中，面向?qū)ο蠓抡婕夹g(shù)的使用大大改善了軟件的模塊化、可重用性和靈活性，更加體現(xiàn)了軟件仿真器在實(shí)現(xiàn)軟硬件協(xié)同設(shè)計(jì)開(kāi)發(fā)和早期測(cè)試過(guò)程中的優(yōu)勢(shì)。
關(guān)鍵字：軟件仿真，指令集仿真器，ADSP-2106x，超級(jí)哈佛體系結(jié)構(gòu)計(jì)算機(jī)，數(shù)字信號(hào)處理器

1 引言

    DSPs(數(shù)字信號(hào)處理器)在航空航天工程等領(lǐng)域已得到廣泛應(yīng)用，為實(shí)現(xiàn)早期測(cè)試，仿真器的使用提供了建立嵌入式系統(tǒng)軟硬件協(xié)同測(cè)試環(huán)境的可能。仿真器可分為軟件仿真器(Simulator)和硬件仿真器 (Emulator)兩類，而軟件仿真器比較硬件仿真器有著不可替代的優(yōu)勢(shì)：

    (1) 開(kāi)發(fā)人員能在獲得實(shí)際硬件原型前，能快速評(píng)價(jià)目標(biāo)機(jī)軟、硬件特性，實(shí)現(xiàn)硬件和軟件并行設(shè)計(jì)開(kāi)發(fā)，并縮短嵌入式軟件的開(kāi)發(fā)周期，盡早發(fā)現(xiàn)軟件中的缺陷，降低開(kāi)發(fā)成本；
    (2) 軟件仿真器具有高度的靈活性，可獨(dú)立對(duì)CPU進(jìn)行深入分析，或可用于對(duì)整個(gè)系統(tǒng)進(jìn)行建模。還可輕松地進(jìn)行重新配置，可與各種存儲(chǔ)器或外設(shè)相集成。這樣就可以對(duì)整個(gè)嵌入式系統(tǒng)的正確性進(jìn)行驗(yàn)證。
    (3) 由于軟件仿真器能夠反復(fù)地運(yùn)行相同的仿真過(guò)程，便于在對(duì)軟件進(jìn)行調(diào)試、測(cè)試過(guò)程中，控制與分析應(yīng)用程序運(yùn)行及仿真環(huán)境的狀態(tài)，并可以采集到大量的調(diào)試數(shù)據(jù)。

    軟件仿真器一般都是在ISA(指令集體系結(jié)構(gòu))級(jí)對(duì)系統(tǒng)進(jìn)行仿真的，本文也不例外，也就是所說(shuō)的指令集仿真器。

    指令集仿真器的實(shí)現(xiàn)方法有兩大類：一類是解釋型指令集仿真器，將應(yīng)用程序裝載入仿真的存儲(chǔ)器中，在運(yùn)行時(shí)模擬“取指(fetch)-譯碼(decode)-執(zhí)行(execute)”的流水對(duì)每條目標(biāo)指令進(jìn)行解釋，將結(jié)果存入仿真的寄存器或存儲(chǔ)器中。另一類是編譯型指令集仿真器，又可細(xì)分為基于靜態(tài)編譯與基于動(dòng)態(tài)編譯兩類，其原理是將目標(biāo)機(jī)的指令直接翻譯為能實(shí)現(xiàn)相應(yīng)功能的宿主機(jī)上的指令/指令塊，翻譯在編譯時(shí)實(shí)現(xiàn)為基于靜態(tài)編譯的指令仿真器，在裝載時(shí)才實(shí)現(xiàn)為基于動(dòng)態(tài)編譯的指令仿真器。解釋型指令集仿真器仿真速度比較慢，但由于是對(duì)指令的逐條解釋，可以提供對(duì)執(zhí)行應(yīng)用程序的很方便的控制；而編譯指令集仿真器雖然有較高的仿真速度，但由于對(duì)源程序進(jìn)行了反編譯后又進(jìn)行了優(yōu)化，已經(jīng)丟失了原來(lái)的用戶程序與高級(jí)語(yǔ)言的對(duì)應(yīng)關(guān)系。解釋型指令集仿真器提供了調(diào)試運(yùn)行仿真器的可能，更利于嵌入式軟件測(cè)試，因此本文中的指令集仿真器的實(shí)現(xiàn)采用此類方式。

    隨著面向?qū)ο蠹夹g(shù)的成熟，仿真軟件已經(jīng)朝著可互操作性、可重用性、面向?qū)ο蟮内厔?shì)發(fā)展，面向?qū)ο蠓抡? Object-Oriented Simulation )已成為當(dāng)前仿真研究領(lǐng)域最為活躍的研究方向之一。本文中的軟件仿真器ADSPSim在構(gòu)架上也采用了面向?qū)ο蟮姆抡婕夹g(shù)。

2 ADSP-2106x SHARC DSPs簡(jiǎn)介

    ADSP-2106x是AD公司的第二代32位浮點(diǎn)數(shù)字信號(hào)處理器，AD稱之為SHARC(Super Harvard Architecture Computer，超級(jí)哈佛結(jié)構(gòu)體系結(jié)構(gòu)計(jì)算機(jī))。目前包括四種產(chǎn)品：ADSP-21060、ADSP-21061、ADSP-21062、ADSP-21065L。

2.1 ADSP-2106x體系結(jié)構(gòu)概述
    和馮諾伊曼結(jié)構(gòu)不同，哈佛結(jié)構(gòu)使用分離的數(shù)據(jù)和程序空間及分類的訪問(wèn)總線。而改進(jìn)的超級(jí)哈佛結(jié)構(gòu)的超級(jí)之處在于允許在程序存儲(chǔ)器(PM)中同時(shí)存放數(shù)據(jù)和指令(可靈活配置)。再輔以獨(dú)立劃分的片內(nèi)總線(分別用于PM和DM, 數(shù)據(jù)存儲(chǔ)器)和指令高速緩存，很好地解決了在執(zhí)行雙數(shù)據(jù)存取的指令時(shí)，當(dāng)需要從PM中讀寫數(shù)據(jù)而產(chǎn)生的使用PM數(shù)據(jù)總線的沖突。當(dāng)?shù)谝淮伟l(fā)生使用PM數(shù)據(jù)總線的沖突時(shí)，處理器會(huì)將指令存放在高速緩存中，當(dāng)再次使用該指令時(shí)，處理器就可以一次性完成從高速緩存中取指令，從DM和PM同時(shí)取數(shù)據(jù)的并行操作。ADSP-2106x的詳細(xì)體系結(jié)構(gòu)如圖1所示。

 
圖1 ADSP-2106x 組成框圖

2.2 ADSP-2106x指令系統(tǒng)概述
    ADSP-2106x指令系統(tǒng)具有RISC(精簡(jiǎn)指令系統(tǒng))指令長(zhǎng)度一致、單周期執(zhí)行時(shí)間、易于并行和流水線處理的特點(diǎn)，可以分為四大類：計(jì)算并存取指令，程序流控制指令，立即數(shù)尋址存取指令，及其它指令。又可按照操作碼細(xì)分為24小類。值得指出的是，其中大多數(shù)指令包含指定計(jì)算操作的域。ADSP-2106x指令固定長(zhǎng)度為48位，若包含計(jì)算操作域，則低0～22位固定為計(jì)算操作指令。詳細(xì)指令集見(jiàn)附錄A&B。

    正是由于計(jì)算指令與存取或跳轉(zhuǎn)指令可以合并在一條指令中譯碼執(zhí)行，ADSP-2106x擁有一個(gè)高性能的計(jì)算內(nèi)核，它可以在每個(gè)指令周期內(nèi)完成三個(gè)計(jì)算，包括一次加法、一次減法、一次乘法，以及寄存器到存儲(chǔ)器的存/取操作，或是程序流的改變操作。因此在60 MHz 的時(shí)鐘速率下可以得到180 MFLOPS(每秒兆浮點(diǎn)操作次數(shù))的性能。

3 軟件仿真器ADSPSim的構(gòu)架與實(shí)現(xiàn)

    ADSPSim在INTEL/WINDOWS 2000環(huán)境下運(yùn)行，模擬SHARC體系結(jié)構(gòu)的數(shù)字信號(hào)處理器，屬于跨體系結(jié)構(gòu)仿真，這也是采用解釋型指令仿真技術(shù)的原因之一。

3.1主要功能
    ADSPSim的主要功能是模擬ADSP-2106x執(zhí)行其上擴(kuò)展名為.dxe的可執(zhí)行程序。此類目標(biāo)可執(zhí)行程序?yàn)?ELF(Executable and Linkable Format)格式，其中的調(diào)試信息符合DWARF2格式。除了模擬核心處理器基本功能外，ADSPSim還能仿真了雙端口SRAM，IOP(I/O Processor)寄存器等。

    除了模擬功能外，ADSPSim還實(shí)現(xiàn)了常用的程序調(diào)試功能，包括反匯編，斷點(diǎn)(breakpoint)及內(nèi)存讀寫監(jiān)視點(diǎn)(watchpoint)的設(shè)置，單步進(jìn)入/單步跳過(guò)運(yùn)行，符號(hào)信息與行號(hào)信息的查詢，存儲(chǔ)器與寄存器內(nèi)容的查看與修改，函數(shù)最大和最小十個(gè)執(zhí)行時(shí)間統(tǒng)計(jì)，函數(shù)執(zhí)行次數(shù)統(tǒng)計(jì)，覆蓋率信息統(tǒng)計(jì)，保存/加載當(dāng)前存儲(chǔ)器狀態(tài)。

    ADSPSim還以動(dòng)態(tài)鏈接庫(kù)形式提供，大量接口函數(shù)提高了系統(tǒng)的可操作性和可擴(kuò)展性。

3.2 ADSPSim的構(gòu)架
    ADSPSim按照?qǐng)D1所示各功能單元抽象得出相應(yīng)模塊，如圖2所示。

圖2 ADSPSim功能模塊圖

    前面提到過(guò)，運(yùn)行于ADSP-2106x上的目標(biāo)可執(zhí)行程序?yàn)镋LF格式。GNU的BFD(Binary File Description，二進(jìn)制文件描述)鏈接庫(kù)并不能支持AD公司所用的ELF格式，因此ADSPSim設(shè)計(jì)時(shí)未使用該鏈接庫(kù)，而是單獨(dú)開(kāi)發(fā)解析模塊，即程序加載模塊。為了方便向其它格式擴(kuò)展，利用類和繼承的優(yōu)勢(shì)，創(chuàng)建程序加載器基類，實(shí)際各類文件格式的解析由派生類完成。程序加載模塊不僅解析程序得到相應(yīng)的符號(hào)表、行號(hào)信息給調(diào)試功能模塊，還負(fù)責(zé)映射指令和數(shù)據(jù)至仿真的存儲(chǔ)器。

    寄存器模塊實(shí)現(xiàn)了通用寄存器和IOP寄存器，相應(yīng)詳細(xì)的寄存器編碼和格式見(jiàn)附錄A&C。為了方便調(diào)試程序，寄存器的內(nèi)容可以通過(guò)接口函數(shù)顯示修改。

     仿真存儲(chǔ)器內(nèi)容由程序加載模塊映射，各類芯片的存儲(chǔ)器空間大小和編址不盡相同，但均分為內(nèi)部存儲(chǔ)空間、多處理器存儲(chǔ)空間和外部空間3部分，其中的內(nèi)部存儲(chǔ)空間都包含IOP寄存器空間，正常字空間和短字空間。短字空間與正常字空間實(shí)際上是相同的物理空間，只是尋址方式不同，短字空間對(duì)內(nèi)存以16bit為單位尋址，而正常字空間則以32/48位尋址。各芯片存儲(chǔ)器不同之處詳見(jiàn)第5章。注意，IOP寄存器實(shí)際上屬于特殊的存儲(chǔ)器空間。同樣，存儲(chǔ)器的內(nèi)容也能通過(guò)接口函數(shù)顯示修改。
調(diào)試功能模塊提供對(duì)符號(hào)表、行號(hào)信息及其它調(diào)試信息的查詢變量信息另外，ADSPSim還實(shí)現(xiàn)了調(diào)試運(yùn)行功能，包括反匯編，單步進(jìn)入/單步跳過(guò)運(yùn)行，置斷點(diǎn)/內(nèi)存讀寫監(jiān)視點(diǎn)，保存當(dāng)前仿真器狀態(tài)及存儲(chǔ)器內(nèi)容，或加載已保存的仿真器狀態(tài)，統(tǒng)計(jì)函數(shù)執(zhí)行時(shí)間和覆蓋率信息等。

    ADSPSim的關(guān)鍵模塊為核心單元模塊，即模擬了圖1所示的核心處理器功能單元，包括包含有程序控制器，指令高速緩存，定時(shí)器及21kCore。程序控制器實(shí)現(xiàn)順序執(zhí)行、循環(huán)、子程序調(diào)用、跳轉(zhuǎn)、中斷等程序結(jié)構(gòu)，及其它相關(guān)功能，詳見(jiàn)第3章。21kCore包括了ALU、乘法器和移位器，并完成了三級(jí)流水中的譯碼和執(zhí)行單元。圖1所示的數(shù)據(jù)地址產(chǎn)生器(DAG)未單獨(dú)實(shí)現(xiàn)，已合并至21kCore。核心單元部分各芯片也存在不同，例如中斷基地址、短字空間地址的判斷，這些細(xì)微的差別由相應(yīng)的派生類實(shí)現(xiàn)。

    圖2中虛線框內(nèi)為ADSPSim的功能模塊，基于接口函數(shù)，圖形界面模塊提供用戶對(duì)仿真器操作途徑。

    ADSP-2106x作為一個(gè)系列的數(shù)字信號(hào)處理器，其包含的四種產(chǎn)品指令系統(tǒng)和體系結(jié)構(gòu)基本相同，唯一在于片上存儲(chǔ)器的大小和外部接口不盡相同。仿真器基于面向?qū)ο蟮姆椒?gòu)架，面向?qū)ο蠹夹g(shù)的類和繼承的利用，使得ADSP-2106x各產(chǎn)品的共性能很方便的抽象出來(lái)，相異之處由派生類實(shí)現(xiàn)，達(dá)到了代碼的高度重用。

3.3 ADSPSim實(shí)現(xiàn)中的難點(diǎn)技術(shù)
3.3.1各類數(shù)據(jù)的表示
    ADSP-2106x支持IEEE754/854標(biāo)準(zhǔn)定義的32位單精度浮點(diǎn)數(shù)，還支持相同格式的40位擴(kuò)展精度浮點(diǎn)數(shù)(有額外的8位尾數(shù))和16位短字浮點(diǎn)數(shù)(僅有4位指數(shù)12位尾數(shù))。當(dāng)然，ADSP-2106x也支持32位的定點(diǎn)格式，包括有符號(hào)或無(wú)符號(hào)的小數(shù)和整數(shù)(詳見(jiàn)附錄C)。ADSP-2106x數(shù)據(jù)寄存器為40位，用來(lái)存放上述定點(diǎn)和浮點(diǎn)數(shù)據(jù)。定點(diǎn)數(shù)據(jù)不難實(shí)現(xiàn)，而16/32/40位浮點(diǎn)數(shù)則需要額外構(gòu)造浮點(diǎn)數(shù)據(jù)類型，來(lái)區(qū)分符號(hào)位、指數(shù)和尾數(shù)部分。運(yùn)算時(shí)將構(gòu)造的浮點(diǎn)數(shù)據(jù)結(jié)構(gòu)轉(zhuǎn)換為常見(jiàn)的浮點(diǎn)數(shù)進(jìn)行運(yùn)算，當(dāng)然運(yùn)算結(jié)果需要轉(zhuǎn)換回來(lái)。

    更特殊之處在于，ADSP-2106x的乘法單元包含80位乘法累加器MRF和MRB用于32位×32位＝64位數(shù)據(jù)乘法。而C/C++中常用數(shù)據(jù)結(jié)構(gòu)最多至64位，ADSPSim中構(gòu)造了新的類作為80位數(shù)據(jù)以實(shí)現(xiàn)此類乘法(乘法具體算法見(jiàn)B.2.2&C.5)。利用運(yùn)算符重載使得該類能同常見(jiàn)的數(shù)據(jù)結(jié)構(gòu)進(jìn)行運(yùn)算，同樣也能對(duì)其進(jìn)行賦值；另外為了在運(yùn)算中判斷是否上溢/下溢/為負(fù)，還提供了相應(yīng)的接口函數(shù)。

3.3.2存儲(chǔ)器結(jié)構(gòu)組織
    程序加載模塊解析目標(biāo)可執(zhí)行文件后得到的存儲(chǔ)器內(nèi)容，按段組織映射至虛擬存儲(chǔ)器，段數(shù)據(jù)結(jié)構(gòu)如下：
 

    因?yàn)镮OP寄存器實(shí)際上是特殊的存儲(chǔ)器空間，因此單獨(dú)由指針pSpecialMemory尋址其內(nèi)容，而常規(guī)存儲(chǔ)器空間則由pDataBuffer給定內(nèi)容。覆蓋率信息數(shù)組最高位表示是否覆蓋，低兩位：若為00表示順序執(zhí)行指令或者絕對(duì)跳轉(zhuǎn)指令；01表示條件分支指令執(zhí)行時(shí)條件不滿足，未發(fā)生跳轉(zhuǎn)；10表示條件分支指令執(zhí)行時(shí)條件滿足，發(fā)生跳轉(zhuǎn)。

4 結(jié)束語(yǔ)

    作為一種用以模擬可執(zhí)行程序在目標(biāo)芯片上運(yùn)行情況的工具，ADSPSim已應(yīng)用于型號(hào)工程，是進(jìn)行嵌入式軟件測(cè)試和計(jì)算機(jī)體系結(jié)構(gòu)研究的有力工具，不僅可以單獨(dú)的工具形式提供給用戶用于測(cè)試，還能以動(dòng)態(tài)鏈接庫(kù)形式提供給軟件仿真測(cè)試環(huán)境，是軟件仿真測(cè)試環(huán)境的重要組成部分。

參考文獻(xiàn)：
[1]Analog Devices, Inc. ADSP-2106x SHARC Processor User's Manual (Revision 2.1) [EB], 2004.3
[2]Tool Interface Standards (TIS) Committee. ELF: Executable and Linkable Format Portable Formats Specification (Version 1.1) [EB]
[3]Tool Interface Standards (TIS) Committee. DWARF Debugging Information Format Specification (Version 2.0) [EB], 1995.5
[4]賀紅衛(wèi). Intel 8086軟件仿真器的設(shè)計(jì)與實(shí)現(xiàn)[J].系統(tǒng)仿真學(xué)報(bào), 1996.9, 8卷(3期):50～55
[5]Jianwen Zhu. An Ultra-Fast Instruction Set Simulator[J]. IEEE, 2002.6, VOL.10(NO.3):50～55
[6]李興瑋.仿真軟件的現(xiàn)在和未來(lái)[A].見(jiàn)：2003全國(guó)仿真技術(shù)學(xué)術(shù)會(huì)議論文集, 2003.46～51
[7]邢文峰.一種高速靈活的指令仿真器[J].計(jì)算機(jī)工程, 12004.11, 30卷(22期):74～75,154