基于EASY CORE 芯片組的專用PLC 設(shè)計(jì)

時間：2008-10-08 10:45:00

關(guān)鍵字：芯片組 CORE PLC BSP

手機(jī)看文章

掃描二維碼
隨時隨地手機(jī)看文章

1 EASY CORE的PLC芯片組
EASY CORE是一個加載了EASY嵌入式PLC軟件平臺的核心芯片組，用于設(shè)計(jì)PLC，其內(nèi)部結(jié)構(gòu)框圖如圖1所示。

1．1 EASY CORE內(nèi)核
    內(nèi)核采用C8051F040混合式高性能單片機(jī)，片內(nèi)有64個I／O端口引腳、1個CAN2．0B集成控制器、12位的ADC、PGA和模擬復(fù)用開關(guān)、2個12位DAC、64 KB的可編程Flash存儲器、4 352(4 096+256)字節(jié)的RAM、SPI、SMBus／I2C、2個UART串行接口、5個16位通用定時器，可編程計(jì)數(shù)／定時陣列有6個捕捉／比較模塊，片內(nèi)有看門狗定時器、VDD監(jiān)視器、溫度傳感器等，工業(yè)溫度范圍-45℃～+85℃內(nèi)采用2．7～3．6 V的工作電壓。
    可通過設(shè)置開關(guān)交叉控制寄存器，將片內(nèi)的計(jì)數(shù)器／定時器、串行總線、硬件中斷、ADC轉(zhuǎn)換啟動輸入、比較器輸出以及微控制器內(nèi)部的其他數(shù)字信號配置為在I／O引腳輸出。允許用戶根據(jù)自己特定的應(yīng)用選擇通用端口I／O和所需數(shù)字資源的組合。
    內(nèi)核采用實(shí)時操作系統(tǒng)，加載了與FX2N PLC兼容的梯形圖語言的監(jiān)控程序，指令系統(tǒng)與通信格式與FX2NPLC兼容。因而可以采用FX2N PLC軟件編程，也可采用通用組態(tài)軟件監(jiān)控。
1．2 用戶驅(qū)動開發(fā)接口
    用戶根據(jù)接口規(guī)范，可以嵌入完成特定功能的匯編程序，實(shí)現(xiàn)I／O點(diǎn)配置、AD／DA以及其他特殊的功能。
    ①嵌入程序代碼存放地址為E000H～F7FFH。
    ②用戶可使用的中斷源如表1所列。

    ③位寄存器區(qū)中用戶使用區(qū)(20H～23H)。
    ④直接尋址寄存器中用戶使用區(qū)(58H～67H)。
    ⑤外部RAM中用戶使用區(qū)(3600H～3FFFH)。
    ⑥PLC資源區(qū)(0000～5080H)，系統(tǒng)程序和用戶程序均可訪問。位變量區(qū)和字變量區(qū)分別如表2、表3所列。

2 應(yīng)用實(shí)例
    現(xiàn)以8個輸入點(diǎn)、7個輸出點(diǎn)PLC設(shè)計(jì)為例，說明專用PLC的設(shè)計(jì)過程。
2．1 硬件電路設(shè)計(jì)
    硬件電路由芯片組、電源電路、輸入接口電路、輸出接口電路、通信接口電路等組成。
2．1．1 EASY CORE芯片組外圍引腳
    EASY CORE芯片組引腳分布如圖2所示。

(1)特殊用途引腳
    P0．0，串口1的RXD，用于下載程序。
    P0．1，串口1的TXD。
    P0．2，串口2的RXD，用于RS4．85通信。
    P0．3，串口2的TXD。
    P4．5，PRO，嵌入式程序下載，低電平有效。
    P4．4，RUN／SET。
    CANRX、CANTXD，CAN總線接口。
(2)用戶應(yīng)用引腳
    AIN0．0～AIN0．3，模擬量輸入；
    DAC0～DAC1，模擬量輸出；
    P1、P2、P3、P0．4～P0．7——數(shù)字I／O，可通過接口程序與
    PLC的輸入／輸出緩沖區(qū)相連。
2．1．2輸入／輸出接口電路
    輸入接口電路：輸入點(diǎn)為X0～X7(圖中只畫一條)，輸入接口采用光電隔離器TLP180，防止外界干擾，接口電路如圖3所示。P3．0為高電平電壓3．3 V。

輸出接口電路：輸出點(diǎn)為Y0～Y7(圖中只畫一條)，輸出信號經(jīng)2003驅(qū)動輸出繼電器或晶體管，如圖4所示。ULN2003AN為7路驅(qū)動器。

2．2 軟件設(shè)計(jì)
PLC指令的解釋、與上位機(jī)的通信等核心功能已由EASY CORE內(nèi)核完成；用戶程序只要根據(jù)接口規(guī)范，結(jié)合用戶設(shè)計(jì)要求，編制少量的接口程序。
用戶程序主要是把外部接口電路與內(nèi)核軟件的輸入、輸出緩沖區(qū)相聯(lián)系。讀P3．0～P3．7(X0～X7)，送到相應(yīng)RAM-PX，把RAM—PY(Y0～Y6)數(shù)據(jù)輸出到P1．0～P1．6(Y0～Y6)。主要程序結(jié)構(gòu)如圖5所示。