TMS320F2812與CPLD的視頻采集系統(tǒng)接口設(shè)計

摘要：介紹基于TMS320F2812和CPLD的數(shù)字視頻采集系統(tǒng)的接口設(shè)計。該系統(tǒng)采用同步分離電路、TMS320F2812、EPM7128、TMS320C6416、IDE硬盤存儲器以及顯示器接口等芯片，利用TMs320F2812中的ADC采樣速度和轉(zhuǎn)換精度高的優(yōu)點進行視頻的A／D轉(zhuǎn)換，可應(yīng)用于智能防盜、電力系統(tǒng)、智能交通、銀行、智能小區(qū)、醫(yī)療行業(yè)以及消防自動報警等視頻監(jiān)控系統(tǒng)中。
關(guān)鍵詞：TMS320F2812；EPM7128；視頻采集；采樣速度；A／D轉(zhuǎn)換

引言
    隨著現(xiàn)代視頻采集處理技術(shù)的快速發(fā)展，視頻采集系統(tǒng)接口在智能防盜、智能交通、銀行、智能小區(qū)、醫(yī)療行業(yè)以及消防報警等系統(tǒng)中的應(yīng)用越來越普遍。本文設(shè)計的是一個以TMS320F2812為視頻A／D轉(zhuǎn)換器，CPLD為時序和邏輯控制電路，TMS320C6416為圖像處理算法及控制芯片，IDE硬盤為大容量存儲器，2個SDRAM為圖像幀存儲器的硬件接口電路。與其他嵌入式視頻采集系統(tǒng)設(shè)計相比，該設(shè)計具有采集速度高、功耗低，能進行圖像實時采集和處理，能大容量存儲圖像等特點。

1 視頻采集系統(tǒng)原理及接口設(shè)計
1．1 視頻采集系統(tǒng)原理
    視頻采集系統(tǒng)原理如圖1所示。按電路功能，系統(tǒng)可分為圖像輸入模塊、圖像存儲模塊、圖像解碼模塊、CPLD控制模塊、DSP圖像處理與顯示接口模塊。

    攝像頭輸出標準的復合模擬視頻信號經(jīng)過鉗位放大(EL4089)、同步信號分離(LMl881)、自增益控制以及A／D轉(zhuǎn)換后，輸出YUV422的數(shù)字信號，行、場同步信號，奇偶場信號以及像素時鐘信號等圖像數(shù)據(jù)。圖像輸入模塊將模擬視頻信號進行行、場同步分離，并將行、場同步信號輸出到CPLD(EMP7128)作為基準信號。CPLD作為邏輯時序控制器，用于完成數(shù)字視頻信號的存儲與時序控制，并以中斷方式通知DSP(TMS3-20F2812)讀取數(shù)據(jù)。DSP將SDRAM中的視頻數(shù)據(jù)讀出，并寫入大容量的IDE硬盤存儲器中，實現(xiàn)視頻數(shù)據(jù)的存儲；且根據(jù)存儲的圖像算法，對圖像進行校正、濾波、壓縮、分割、特征提取以及識別等處理。最后，將處理后的視頻信號傳送給顯示器實時顯示。
1．2 接口設(shè)計
    一般情況下，視頻采集經(jīng)過A／D轉(zhuǎn)換后，需要經(jīng)過圖像預(yù)處理、特征提取、圖像分割與識別等操作，才輸出到顯示器顯示。這些功能的實現(xiàn)都需要DSP來完成。
    圖像預(yù)處理包括圖像調(diào)整和圖像壓縮。圖像調(diào)整是指對視頻圖像進行亮度、飽和度、色度以及對比度的調(diào)整，使圖像清晰、顏色明顯；而圖像壓縮是指根據(jù)需要設(shè)定視頻采集分辨率，通過壓縮可以提高系統(tǒng)的響應(yīng)速度。特征提取是指使圖像從視頻背景中分離出來的過程。圖像分割是指對特征提取得到的圖像進行區(qū)域劃分的過程。最簡單的圖像分割方法是，將圖像中的所有像素劃分為目標像素和非目標像素，用數(shù)字1表示目標像素點，數(shù)字O表示其他像素點。
    圖像輸入模塊。圖像的輸入由模擬攝像頭完成。攝像頭輸出的視頻信號為標準的復合視頻信號CVBS，必須經(jīng)過視頻解碼芯片和A／D變換后進入數(shù)字系統(tǒng)才有效。模擬視頻信號包含圖像信號、行同步信號、場同步信號、像素時鐘等信號。
    圖像存儲模塊。采用2片外部存儲器SDRAMA和SDRAMB，用于存儲數(shù)字視頻信號，并將數(shù)據(jù)實時地傳送給TMS320C6416進行數(shù)據(jù)處理。本系統(tǒng)采取兩片存儲器輪換讀寫的方式。
    圖像解碼模塊。負責將攝像頭輸出的模擬視頻信號轉(zhuǎn)換成Y：U：V=4：2：2的數(shù)字視頻信號；并將圖像逐幀存入SDRAM中，通過中斷通知DSP讀取數(shù)據(jù)。該圖像解碼模塊采用的是TI公司的DSP芯片TMS320F2812。模擬信號經(jīng)過處理后從TMS320F2812的系統(tǒng)外部接口XINTF的引腳XD[15…0]輸出YUV422數(shù)字信號，YUV422信號輸出到TMS320C6416的VP0端口，再通過多通道緩沖端口McBSP來控制TMS320F2812的工作。TMS320-F2812與TMS320C6416的連接如圖2所示。

    CPLD控制模塊。主要實現(xiàn)系統(tǒng)的邏輯控制和存儲器地址譯碼功能。CPLD將經(jīng)過同步分離后的行、場同步信號轉(zhuǎn)換成YUV422格式的數(shù)字信號，同時產(chǎn)生SDRAM的地址、讀寫選通等信號。由CPLD輸出的YUV422格式的數(shù)字信號按像素逐個存入2片存儲器中，其中2片SDRAM以乒乓方式工作。這里CPLD選用Altera公司的EPM7128芯片。
    DSP圖像處理與顯示接口模塊。選用TI公司的DSP芯片TMS320C6416。該芯片有HPI和EMIF接口，2個外部總線接口EMIF-A和EMIF-B的時鐘為100MHz，2片存儲器被映射到這2個總線上。其中，SDRAMA映射到EMIF-A，256 MB，64位寬，800 MB／s的瞬時突發(fā)率；SDRAMB映射到EMIF-B，8 MB，16位寬，200 MB／s的瞬時突發(fā)率?？梢苑奖愕嘏c其他處理器連接，有實時的硬件調(diào)試功能。開發(fā)工具包含CCS環(huán)境、DSP BIOS、JTAG掃描控制器等。CPLD寫完一幀圖像后發(fā)中斷信號通知DSP讀取，DSP執(zhí)行中斷服務(wù)程序從SRAM中將一幀圖像讀入，隨即進行處理。其模塊與顯示器接口的連接如圖3所示。

    FPGA用于對FIFO的讀／寫時序與邏輯控制。FIFO的寫時序信號由TMS320C6416的EMIF外部總線產(chǎn)生。通過DMA方式將視頻數(shù)據(jù)寫入FIFO緩存器中，再通過DAC輸出視頻編碼器將YUV422格式的數(shù)字信號轉(zhuǎn)換成SVGA格式的RGB信號格式，并將它輸出到顯示器上。輸出VGA分辨率為800×600(SVGA制)，但在TMS320C6416存儲器中的像素格式為RGB565。每個像素存儲在16位的存儲器中，其SVGA輸出像素格式的存儲方式如下：

2 視頻采集系統(tǒng)接口軟件設(shè)計
    TMS320C6416上電后進行初始化，即對狀態(tài)寄存器STO、STl，處理器模式控制寄存器PMST和時鐘模式寄存器CLKMD等進行適當?shù)呐渲谩?nbsp; TMS320C6416內(nèi)部的boot程序按照外部中斷或者通用I／O接口的設(shè)置，將Flash中的程序讀到TMS320C6416內(nèi)部的RAM中，并運行程序；然后通過它的McBSP多通道緩沖口，將控制字寫入TMS320F2812的寄存器中，從而設(shè)置其工作模式。TMS320C6416開始啟動采集數(shù)據(jù)，并從sDRAM中讀取數(shù)據(jù)，隨后進行視頻信號處理。CPLD會對同步分離電路LMl881輸出的各種視頻信號進行判斷與控制。當CPLD產(chǎn)生SDRAM的地址寫選通信號后，會將一幀數(shù)據(jù)寫入SDRAM；然后發(fā)中斷信號給TMS320C6416，以通知TMS320C6416可以讀取數(shù)據(jù)，并進行數(shù)據(jù)壓縮、編碼、校正、濾波、分割與特征提取等；同時寫入到IDE硬盤中，并送顯示器進行顯示。
    攝像頭輸出2路復合模擬視頻信號：一路送給鉗位電路進行放大，然后輸出到TMS320F2812進行A／D轉(zhuǎn)換，輸出需要的YUV422數(shù)字視頻信號。由CPLD對它進行邏輯與時序控制，TMS320F2812通過系統(tǒng)外部接口將數(shù)據(jù)傳送給TMS320C6416進行圖像處理并顯示。另一路經(jīng)過LMl881同步分離電路輸出模擬視頻行、場同步信號。再通過CPLD產(chǎn)生YUV422數(shù)字視頻信號，并逐幀存入SDRAMA和SDRAMB中。SDRAMA和SDRAMB的地址寫時序信號由行、場視頻信號產(chǎn)生。其讀信號由DSP的EMIF控制信號產(chǎn)生。當CPLD向SDRAMA寫入一幀圖像數(shù)據(jù)時，發(fā)中斷信號給TMS320C6416。  TMS320C6416將從SDRAMB讀取一幀圖像數(shù)據(jù)，同時寫入IDE硬盤中，并且送顯示器顯示。當SDRAMA存滿圖像且SDRAMB中的圖像數(shù)據(jù)被讀完時，CPLD進行讀／寫地址信號切換。這樣，CPLD將向SDRAMB存入圖像數(shù)據(jù)，而DSP將從SDRAMA中讀取圖像數(shù)據(jù)。如此循環(huán)，可以提高圖像的存儲／讀取速度，以及實現(xiàn)實時圖像處理與顯示的效果。視頻采集流程如圖4所示。

2．1 TMS320F2812 ADC模塊初始化設(shè)計
    本系統(tǒng)可以對TMS320F2812的ADC模塊進行編程，即對ADC模塊中的寄存器及工作模式進行初始化配置，并且可以實現(xiàn)升級來提高采集的精確度和速度。ADC模塊中有16個輸入通道口，包括8個A口和8個B口。2個通道口可以級連工作，此時16個通道由排序器SEQ控制和管理。模塊中有2個多路選擇開關(guān)，用來選擇8個通道中的任何一個通道進行A／D轉(zhuǎn)換。如果排序器轉(zhuǎn)換完成，就將所轉(zhuǎn)換的通道的值存儲到相應(yīng)的ADCRE-SUT寄存器中。TMS320F2812中的ADC內(nèi)部含有2個采樣保持(S／H)的12位ADC核心。ADC的采樣率為12．5 Msps，即能實現(xiàn)80 ns采樣一次。在自動排序模式下，允許對同個通道口進行多次采樣與A／D轉(zhuǎn)換，即能進行過采樣算法的A／D轉(zhuǎn)換。與傳統(tǒng)單次轉(zhuǎn)換相比較，具有采樣和轉(zhuǎn)換精度高的優(yōu)點。其A／D轉(zhuǎn)換工作流程如圖5所示。

2．2 TMS320C6416與顯示接口軟件設(shè)計
    TMS320C6416與顯示接口流程如圖6所示。其中，DAC編碼的作用是，將數(shù)據(jù)轉(zhuǎn)換為PAL或NTSC格式。

3 實驗仿真結(jié)果
    本文給出了Quartus II軟件下，TMS320C6416將數(shù)據(jù)傳送給數(shù)據(jù)緩沖器FIFO的時序仿真圖。仿真結(jié)果清晰明了，有利于整個系統(tǒng)的數(shù)據(jù)分析與處理。其中，包括時鐘信號clock、數(shù)據(jù)寫脈沖信號wrreq、數(shù)據(jù)讀脈沖信號rdreq、數(shù)據(jù)清空信號reset、數(shù)據(jù)輸入信號datain、數(shù)據(jù)輸出信號dataout，以及數(shù)據(jù)滿信號full和數(shù)據(jù)空信號empty。仿真結(jié)果如圖7所示。

結(jié)語
    本系統(tǒng)給出了基于TMS320F2812和CPLD的數(shù)字視頻采集系統(tǒng)接口設(shè)計方案，采用存儲器的2幀存儲方式存儲圖像數(shù)據(jù)，可實現(xiàn)實時的圖像采集、存儲及處理功能。由于用到TMS320F2812芯片，因此能應(yīng)用于工業(yè)控制的視頻圖像采集系統(tǒng)中。本系統(tǒng)不需要專門的視頻解碼器，也可對TMS320F2812與TMS320C6416進行軟件編程，使得系統(tǒng)的應(yīng)用更靈活和易于升級。