低功耗MSP430單片機(jī)在3V與5V混合系統(tǒng)中的邏輯接口技術(shù)

　　摘  要: 低功耗MSP430單片機(jī)與傳統(tǒng)的LSTTL、HCMOS和CMOS接口技術(shù),特別闡述了3V器件具有5V容限的特點(diǎn),介紹兩種電平移位器。

　　關(guān)鍵詞: 單片機(jī)  接口電路  微機(jī)硬件

    MSP430超低功耗微處理器是TI公司推出的一種新型單片機(jī)。它具有16位精簡(jiǎn)指令結(jié)構(gòu),內(nèi)含12位快速ADC/Slope ADC,內(nèi)含60K字節(jié)FLASH ROM,2K 字節(jié)RAM,片內(nèi)資源豐富,有ADC、PWM、若干TIME、串行口、WATCHDOG、比較器、模擬信號(hào),有多種省電模式,功耗特別小,一顆電池可工作10年。開(kāi)發(fā)簡(jiǎn)單,仿真器價(jià)格低廉,不需昂貴的編程器。

　　MSP430其特點(diǎn)有:1.8V～3.6V低電壓供電;高效16位RISC CPU可以確保任務(wù)的快速執(zhí)行,縮短了工作時(shí)間,大多數(shù)指令可以在一個(gè)時(shí)鐘周期里完成;6微秒的快速啟動(dòng)時(shí)間可以延長(zhǎng)待機(jī)時(shí)間并使啟動(dòng)更加迅速,降低了電池的功耗。MSP430產(chǎn)品系列可以提供多種存儲(chǔ)器選擇,簡(jiǎn)化了各類(lèi)應(yīng)用中MSP430的設(shè)計(jì);ESD保護(hù),抗干擾力特強(qiáng)。與其它微控制器相比,帶Flash的微控制器可以將功耗降低為原來(lái)的1/5,既縮小了線路板空間又降低了系統(tǒng)成本。

　　MSP430具有如此多的優(yōu)點(diǎn),可以預(yù)測(cè)在今后會(huì)有廣泛的應(yīng)用。但是目前仍有許多5V電源的邏輯器件和數(shù)字器件在使用,因此在許多設(shè)計(jì)中3V(含3.3V)邏輯系統(tǒng)和5V邏輯系統(tǒng)共存,而且不同的電源電壓在同一電路板中混用。隨著更低電壓標(biāo)準(zhǔn)的引進(jìn),不同電源電壓邏輯器件間的接口問(wèn)題會(huì)在很長(zhǎng)一段時(shí)間內(nèi)存在。本文討論MSP430與單片機(jī)中最常用的LSTTL電路、CMOS電路及計(jì)算機(jī)HCMOS電路的3V和5V系統(tǒng)中邏輯器件間的接口方法。理解這些方法可避免不同電壓的邏輯器件接口時(shí)出現(xiàn)問(wèn)題,保證所設(shè)計(jì)的電路數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

1 邏輯電平不同,接口時(shí)出現(xiàn)的問(wèn)題

　　在混合電壓系統(tǒng)中,不同電源電壓的邏輯器件相互接口時(shí)會(huì)存在三個(gè)主要問(wèn)題:第一是加到輸入和輸出引腳上的最大允許電壓的限制問(wèn)題;第二是兩個(gè)電源間電流的互串問(wèn)題;第三是必須滿(mǎn)足的輸入轉(zhuǎn)換門(mén)限電平問(wèn)題。器件對(duì)加到輸入腳或輸出腳的電壓通常是有限制的。這些引腳有二極管或分離元件接到VCC。如果接入的電壓過(guò)高,電流將會(huì)通過(guò)二極管或分離元件流向電源。例如3V器件的輸入端接上5V信號(hào),則5V電源將會(huì)向3V電源充電,持續(xù)的電流將會(huì)損壞二極管和電路元件。在等待或掉電方式時(shí),3V電源降落到0V,大電流將流到地,這使總線上的高電平電壓被下拉到地。這些情況將引起數(shù)據(jù)丟失和元件損壞。必須注意的是:不管是在3V的工作狀態(tài)或是0V的等待狀態(tài)都不允許電流直接流向VCC。另外用5V的器件來(lái)驅(qū)動(dòng)3V的器件有很多不同情況,各種電路間的轉(zhuǎn)換電平也存在不同情況。驅(qū)動(dòng)器必須滿(mǎn)足接收器的輸入轉(zhuǎn)換電平,并要有足夠的容限保證不損壞電路元件。

2 可用5V容限輸入的3V邏輯器件

    3V的邏輯器件可以有5V輸入容限的器件有LVC、LVT、ALVT、LCX、LVX、LPT和FCT3等系列。此外,還有不帶總線保持輸入的飛利浦ALVC也是5V容限。

2.1 ESD保護(hù)電路

   3V器件可以有5V的輸入容限。一般數(shù)字電路的輸入端都有一個(gè)靜電放電(ESD)保護(hù)電路。如圖1(a)所示,傳統(tǒng)的CMOS電路通過(guò)接地的二極管D1、D2對(duì)負(fù)向高電壓限幅實(shí)現(xiàn)保護(hù),正向高電壓則由二極管D3箝位。這種電路為了防止電流流向VCC電源,最大輸入電壓被限制在VCC+0.5V。對(duì)VCC為3V的器件來(lái)說(shuō),當(dāng)輸入端直接與大多數(shù)5V器件輸出端接口時(shí)允許的輸入電壓太低。大多數(shù)5V系統(tǒng)加到輸入端的電壓可達(dá)3.6V以上。有些3V系統(tǒng)可以使用兩個(gè)MOS場(chǎng)效應(yīng)管或晶體管T1、T2代替二極管D1、D2,如圖1(b)所示。T1、T2的作用相當(dāng)于快速齊納二極管對(duì)高電壓限幅。由于去掉了接到VCC的二極管D3,因此最大輸入電壓不受VCC的限制。典型情況下,這種電路的擊穿電壓在7～10V之間,因此可以適合任何5V系統(tǒng)的輸入電壓。

    由上述分析可知,改進(jìn)后具有ESD保護(hù)電路的3V系統(tǒng)的輸入端可以與5V系統(tǒng)的輸出端接口。

2.2 總線保持電路

　　總線保持電路就是有一個(gè)MOS場(chǎng)效應(yīng)管用作上拉或下拉器件,在輸入端浮空(高阻)的情況下保持輸入端處于最后有效的邏輯電平。圖2(a)中的電路為一LVC器件總線保持電路,采取改進(jìn)措施而使其輸入端具有5V的容限。其基本原理如下:P溝道MOS場(chǎng)效應(yīng)管具有一個(gè)內(nèi)在的寄生二極管,它連接在漏極和襯底之間,通常源極與襯底是連在一起的,這就限制了輸入電壓不能高于VCC+0.5V?，F(xiàn)在的措施是用常閉接點(diǎn)S1將源極與襯底相連,當(dāng)輸入端電壓比VCC高0.5V時(shí),比較器使S2閉合,S1斷開(kāi),輸入端電流不會(huì)通過(guò)二極管流向VCC而使輸入具有5V的容限。圖2(b)是LVT和ALVT器件總線保持電路的例子。這種電路用了一個(gè)串聯(lián)的肖特基二極管D,消除了從輸入到VCC的電流通路,從而可以承受5V輸入電壓。對(duì)于3V的總線保持LVC、LVT和ALVT系列器件可以承受5V的輸入電壓。但對(duì)于3V的ALVC、VCX等系列器件則不能,它們的輸入電壓被限制在VCC+0.5V。

　　圖3是用于3V CMOS器件輸出電路的簡(jiǎn)化形式。當(dāng)輸出端電壓高于VCC+0.5V(二極管壓降)時(shí),P溝道MOS場(chǎng)效應(yīng)管的內(nèi)部二極管會(huì)形成一條從輸出端到VCC的電流通路。這種電路在與5V器件相接時(shí)需要加保護(hù)電路。

　　圖4是一種帶保護(hù)電路的CMOS器件輸出電路。當(dāng)輸出端電壓高于VCC時(shí),比較器使S1開(kāi)路,S2閉合,電流通路消失。這樣在三態(tài)方式時(shí)就能與5V器件相接。

 2.3 biCMOS輸出電路

    LVT和ALVT器件的biCMOS輸出電路如圖5所示。它用雙極NPN晶體管和CMOS場(chǎng)效應(yīng)管來(lái)獲得輸出電壓擺幅達(dá)到電源電壓的要求。電流不會(huì)通過(guò)NPN雙極晶體管回流到VCC,但在P溝道MOS場(chǎng)效應(yīng)管中的內(nèi)在二極管仍然會(huì)形成一條從輸出端到VCC的電流通路(為了簡(jiǎn)化,圖5中沒(méi)有畫(huà)出該二極管)。因此這種電路不能接高于VCC的電壓。

    對(duì)圖5電路所加的保護(hù)電路如圖6所示。增加了反向偏置的肖特基二極管,用以防止電流從輸出端流到VCC。圖6中的輸出端與5V驅(qū)動(dòng)器共用一條總線。在三態(tài)方式時(shí),電路可以得到保護(hù)。當(dāng)出現(xiàn)總線爭(zhēng)奪即兩個(gè)驅(qū)動(dòng)器都以高電平驅(qū)動(dòng)總線時(shí),比較器將P溝道MOS場(chǎng)效應(yīng)管斷開(kāi)。當(dāng)3V器件處于等待方式而3V電源為0時(shí),比較器和肖特基二極管可以起保護(hù)作用。

 圖6  用比較器和反向偏置的肖特基二極管保護(hù)3V器件的輸出端

3 接口電路的有關(guān)參數(shù)

    了解了3V器件為什么具有5V容限后,在MSP430與LSTTL、HCMOS、CMOS電路實(shí)現(xiàn)相互聯(lián)接之前,要先了解各種電路和器件的參數(shù),如表1所示。

4 接口實(shí)現(xiàn)

　　不同電源電壓的邏輯器件相互接口時(shí)存在的主要問(wèn)題是邏輯信號(hào)電平的配合問(wèn)題,就是前級(jí)電路輸出的電平要滿(mǎn)足后級(jí)電路對(duì)輸入電平的要求。此外還有負(fù)載電流的配合問(wèn)題,即前級(jí)電路的輸出電流應(yīng)大于后級(jí)電路對(duì)輸入電流的要求,同時(shí)不應(yīng)造成器件損壞。還有就是在高速或有嚴(yán)重干擾的場(chǎng)合,必須考慮接口對(duì)系統(tǒng)和抗干擾性能帶來(lái)的不良影響。這里主要討論邏輯信號(hào)電平的配合問(wèn)題。因?yàn)閷?duì)于負(fù)載電流的配合問(wèn)題只是一個(gè)帶負(fù)載能力。而抗干擾問(wèn)題則用本文中提到的方法都可以忽略。

4.1 LSTTL-MSP430

　　如表1所示,LSTTL電路的高電平輸出電壓VOH約為2.7V,MSP430的高電平輸入電壓VIH約為0.8VCC,LSTTL電路的低電平輸出電壓VOL約為0.4V,MSP430的低電平輸入電壓VIL為0.2VCC。如果0.8VCC小于2.7V且0.2VCC大于0.4V時(shí),不存在邏輯信號(hào)電平的配合問(wèn)題,可以直接連接。如果0.8VCC大于2.7V或0.2VCC小于0.4V時(shí),就出現(xiàn)了邏輯信號(hào)電平的配合問(wèn)題。為了增大LSTTL電路的輸出高電平,利用TI公司的LVC系列。從表1中可以看到LVC系列產(chǎn)品的高電平輸出電壓和低電平輸出電壓都符合要求。

4.2 CMOS-MSP430

　　在接口時(shí)使CMOS和MSP430使用同一電源,例如3V電源可以直接驅(qū)動(dòng)。如果實(shí)際情況不允許,則根據(jù)表1,通過(guò)ALVT系列的器件就可以實(shí)現(xiàn)CMOS驅(qū)動(dòng)MSP430。

4.3 HCMOS-MSP430

    同上述CMOS分析一樣,同樣選用ALVT來(lái)驅(qū)動(dòng)MSP430。

4.4 MSP430驅(qū)動(dòng)LSTTL、CMOS和HCMOS

　　MSP430的輸出引腳(P0.x、P1.x、P2.x、P3.x、P4.x、Oy)都有規(guī)定的外接電阻。外接電阻的大小取決于電源電壓VCC的大小。如果輸出電流比規(guī)定的要大,就需要輸出驅(qū)動(dòng)器。圖7所示為限制MSP430輸出電流的電阻最小值。設(shè)計(jì)以VCC=3V,通過(guò)這些器件可以驅(qū)動(dòng)需要大電流的LSTTL、HCMOS和CMOS電路接口。

  5 兩種電平移位器件

5.1 雙電源電平移位器74LVC4245

　　74LVC4245是一種雙電源的電平移位器,如圖8所示。5V端用5V電源作為VCC(A),而3V端則用3V作為VCC(B)。它的功能類(lèi)似于常用的收發(fā)器74LVC245,所不同的是用兩個(gè)電源而不是一個(gè)電源。74LVC4245的電平移位在其內(nèi)部進(jìn)行。雙電源能保證兩邊端口的輸出擺幅都能達(dá)到滿(mǎn)電源幅值,并且有很好的噪聲抑制性能。因此該器件用來(lái)驅(qū)動(dòng)5V CMOS器件是很理想的。缺點(diǎn)是增加了功耗。

5.2 74LVC07

　　較為簡(jiǎn)單的一種電平移位器件是74LVC07。它使用一個(gè)漏極開(kāi)路緩沖器去驅(qū)動(dòng)5V CMOS器件,如圖9所示。它的輸出端由一個(gè)上拉電阻R接到5V電源。

　　低功耗MSP430與LSTTL、HCMOS和CMOS器件共存于一個(gè)系統(tǒng)中,這種情況將存在相當(dāng)長(zhǎng)的時(shí)間。在設(shè)計(jì)這種系統(tǒng)時(shí)要分析其中邏輯器件的接口問(wèn)題,保證所設(shè)計(jì)的電路在不同電壓器件間數(shù)據(jù)傳輸?shù)目煽啃浴?/p>