ARM匯編指令的速查表、特點(diǎn)和格式
理解匯編指令的特點(diǎn)，對(duì)于匯編指令助記符記憶、理解以及使用幫助很大，請(qǐng)重視！
0.1 指令與偽指令
匯編指令-CPU機(jī)器指令的助記符，經(jīng)過(guò)編譯后會(huì)得到一串1和0組成的機(jī)器碼，可以由CPU讀取執(zhí)行。
匯編偽指令-編譯器環(huán)境提供的，用來(lái)指導(dǎo)編譯過(guò)程的“指令”，本質(zhì)上不是指令，僅是與匯編指令寫(xiě)在一起，經(jīng)過(guò)編譯后偽指令不會(huì)生成機(jī)器碼。
0.2 兩種不同風(fēng)格的ARM指令
ARM官方風(fēng)格ARM匯編：指令一般用大寫(xiě)字母、Windows中的IDE開(kāi)發(fā)環(huán)境（如ADS、MDK等）常用。如： LDR R0, [R1]
GNU風(fēng)格ARM匯編：指令一般用小寫(xiě)字母、linux中常用。如：ldr r0, [r1]
0.3 ARM匯編指令的特點(diǎn)
0.3.1 LDR/STR架構(gòu)
ARM采用RISC架構(gòu)，CPU不能直接讀取內(nèi)存，需要先將內(nèi)存內(nèi)容加載到通用寄存器中才能被CPU處理。
ldr（load register）指令--將內(nèi)存內(nèi)容加載到通用寄存器。
str（store register）指令--將通用寄存器內(nèi)容存入到內(nèi)存中。
ldr/str指令組合可以實(shí)現(xiàn) ARM CPU和內(nèi)存數(shù)據(jù)的**
0.3.2 九種尋址方式
具體可見(jiàn)ARM的尋址方式http://www.eefocus.com/hfxin2001/blog/16-03/377628_27b21.html
立即尋址 mov r0, #0xFF00
寄存器尋址 mov r1, r2
寄存器移位尋址 mov r0, r1, lsl #3
寄存器間接尋址 ldr r1, [r2]
基址變址尋址 ldr r1, [r2, #4]
多寄存器尋址 ldmia r1!, {r2-r7, r12}
堆棧尋址 stmfd sp!, {r0-r7, lr}
塊拷貝尋址 stmia r0!,{r1-r7}
相對(duì)尋址 beq flag
flag:
0.3.3 指令后綴
同一指令經(jīng)常附帶不同后綴，變成不同的指令。常用后綴有
B（byte）---功能不變，操作長(zhǎng)度變?yōu)?位；
H（half word）---功能不變，長(zhǎng)度變?yōu)?6位；
S（signed）---功能不變，操作數(shù)變?yōu)橛蟹?hào)，如 ldr ldrb ldrh ldrsb ldrsh；
S（S標(biāo)志）---功能不變，影響CPSR標(biāo)志位，如 mov和movs
mov r0, #0 //將立即數(shù)0存入到寄存器R0中，CPSR的Z標(biāo)志位不置1
movs r0, #0 //將立即數(shù)0存入到寄存器R0中，CPSR的Z標(biāo)志位置1
任何一個(gè)ARM數(shù)據(jù)處理指令可以選擇是否根據(jù)操作的結(jié)果來(lái)更新CPSR寄存器中的ALU狀態(tài)標(biāo)志位。在數(shù)據(jù)處理指令中使用S后綴來(lái)實(shí)現(xiàn)該功能。不要在CMP,CMN,TST或TEQ指令中使用S后綴,這些比較指令總會(huì)更新標(biāo)志位。
0.3.4 指令條件碼
在ARM模式下，幾乎所有的ARM指令都可以根據(jù)CPSR中的ALU狀態(tài)標(biāo)志位來(lái)?xiàng)l件執(zhí)行，通過(guò)指令條件碼（見(jiàn)1.5中表），你可以：
A)根據(jù)數(shù)據(jù)操作的結(jié)果更新CPSR中的ALU狀態(tài)標(biāo)志；
B)執(zhí)行其他幾種操作,但不更新?tīng)顟B(tài)標(biāo)志；
C)根據(jù)當(dāng)前狀態(tài)標(biāo)志，決定是否執(zhí)行接下來(lái)的指令。
0.3.5 多級(jí)指令流水線
為增加處理器指令流的速度，ARM使用多級(jí)流水線，如S5PV210使用13級(jí)流水線，ARM11為8級(jí)
1 ARM指令的格式
1.1 基本格式
基本格式為：
<>是必選項(xiàng)，{}可選項(xiàng)，如
opcode 指令助記符，如 LDR，STR 等
cond 執(zhí)行條件碼，如 EQ，NE 等
S 是否影響 CPSR 寄存器的值，有S時(shí)影響 CPSR，否則不影響
Rd 目標(biāo)寄存器
Rn 第一個(gè)操作數(shù)的寄存器
shifter_operand 第二個(gè)操作數(shù)
例：
LDR R0,[R1] ;將地址=R1中數(shù)據(jù)的內(nèi)存單元內(nèi)容存入到R0中，執(zhí)行條件 AL
BEQ DATAEVEN ;跳轉(zhuǎn)指令，執(zhí)行條件 EQ，即若相等，則跳轉(zhuǎn)到 DATAEVEN
ADDS R1,R1,#1 ;加法指令，（R1＋1）->R1，帶有 S ,影響 CPSR 寄存器
SUBNES R1,R1,#0xD;條件執(zhí)行減法運(yùn)算(NE),（R1-0xD）->R1,影響 CPSR 寄存器
ARM指令的編碼格式見(jiàn)下表
31-28
27-25
24-21
20
19-16
15-12
11-0
cond
001
opcode
S
Rn
Rd
shifter_operand
1.2 第二個(gè)操作數(shù)
靈活使用第二個(gè)操作數(shù)可提高ARM指令的代碼效率，當(dāng)?shù)诙€(gè)操作數(shù)為常數(shù)時(shí)(＃immed_8r)，該常數(shù)必須對(duì)應(yīng)8位位圖，即由一個(gè)8位的常數(shù)循環(huán)移位偶數(shù)位得到的。
深層含義為：ARM在處理＃immed_8r時(shí)將其視為32位數(shù)，它必須由一個(gè)8位數(shù)通過(guò)循環(huán)移位偶數(shù)位得到，如
合法常數(shù)0x80000016（1000 0000 0000 0000 0000 0000 0001 0110）可由0x5A（0101 1010）通過(guò)循環(huán)右移2位得到，這是合法的。
非法常數(shù)0xA0000016（1010 0000 0000 0000 0000 0000 0001 0110），雖可由0x（1011 0101）循環(huán)右移3位得到，但循環(huán)移位不是偶數(shù)，故是非法的。
非法常數(shù)0xB0000016（1011 0000 0000 0000 0000 0000 0001 0110），雖可由1 0110 1011 右移4位得到，但有1 0110 1011 是9位數(shù)，故也是非法的。
這樣規(guī)定的原因要從指令編碼格式中shifter_operand所占的位數(shù)--12位來(lái)分析，用一個(gè)12位的編碼來(lái)表示任意的32位數(shù)是絕對(duì)不可能的（12位數(shù)有2^12種可能，而32位數(shù)有2^32種）。
但又要用12位編碼來(lái)表示32位數(shù)，怎么辦？只有在表示數(shù)的數(shù)量上做限制。通過(guò)編碼來(lái)實(shí)現(xiàn)用12位編碼來(lái)表示32位數(shù)。在12位的shifter_operand中，8位存數(shù)據(jù)，4位存移位的次數(shù)。
8位存數(shù)據(jù)：解釋了“該常數(shù)必須對(duì)應(yīng)8位位圖”。
4位存移位的次數(shù)：解釋了為什么只能移偶數(shù)位。4位只有16種可能值，而32位數(shù)可以循環(huán)移位32次（32種可能），那就只好限制：只能移偶數(shù)位（兩位兩位地移，好像一個(gè)16位數(shù)在移位，16種移位可能）。這樣就解決了能表示的情況是實(shí)際情況一半的矛盾。
所以對(duì)＃immed_8r常數(shù)表達(dá)式的限制是解決指令編碼的第二個(gè)操作數(shù)位數(shù)不足以表示32位操作數(shù)的無(wú)奈之舉。
但在我看來(lái)，這個(gè)是聰明的做法。因?yàn)槿绻苯佑?2位數(shù)來(lái)表示32位操作數(shù)，只能表示0 到（2^12-1），大于(2^12-1)的數(shù)就沒(méi)辦法表示了。而細(xì)細(xì)想來(lái)“8位存數(shù)據(jù)，4位存移位的次數(shù)”，應(yīng)該是最好的組合了。
1.3 寄存器Rm （Rd、Rn）
在寄存器尋址方式下，Rm表示寄存器的值，如：
SUB R1，R1，R2 ；R1-R2-＞R1
MOV PC，R0 ；PC=R0，程序跳轉(zhuǎn)到指定地址
LDR R0，[R1]，-R2 ；讀取 R1 地址上的存儲(chǔ)器單元內(nèi)容并存入 R0，且 R1=R1-R2
1.4 寄存器移位方式Rm,shift
將寄存器的移位結(jié)果作為操作數(shù)，但 Rm 值保存不變，如：
ASR #n 算術(shù)右移 n 位（1≤n≤32）
LSL #n 邏輯左移 n 位（1≤n≤31）
LSR #n 邏輯左移 n 位（1≤n≤32）
ROR #n 循環(huán)右移 n 位（1≤n≤31）
RRX 帶擴(kuò)展的循環(huán)右移 1 位
type Rs 其中，type 為 ASR，LSL，和 ROR 中的一種；Rs 偏移量寄存器，低 8 位有效，若其值大于或等于 32，則第 2 個(gè)操作數(shù)的結(jié)果為 0（ASR、ROR 例外）。
例：
ADD R1，R1，R1，LSL #3 ；R1=R1+R1*8
SUB R1，R1，R2，LSR #2 ；R1=R1-R2*4
R15 為處理器的程序計(jì)數(shù)器 PC，一般不要對(duì)其進(jìn)行操作，而且有些指令是不允許使用 R15，如 UMULL 指令。
1.5 指令條件碼
使用指令條件碼，可實(shí)現(xiàn)高效的邏輯操作，提高代碼效率。
序號(hào)
條件碼助記符
標(biāo)志
含義
1
EQ
Z＝1
相等
2
NE
Z＝0
不相等
3
CS/HS
C=1
無(wú)符號(hào)數(shù)大于或等于
4
CC/LO
C=0
無(wú)符號(hào)數(shù)小于
5
MI
N=1
負(fù)數(shù)
6
PL
N=0
正數(shù)或零
7
VS
V=1
溢出
8
VC
V=0
沒(méi)有溢出
9
HI
C=1，Z=0
無(wú)符號(hào)數(shù)大于
10
LS
C=0，Z=1
無(wú)符號(hào)數(shù)小于或等于
11
GE
N=V
帶符號(hào)數(shù)大于或等于
12
LT
N！=V
帶符號(hào)數(shù)小于
13
GT
Z=0，N=V
帶符號(hào)數(shù)大于
14
LE
Z=1，N！=V
帶符號(hào)數(shù)小于或等于
15
AL
任何
無(wú)條件執(zhí)行（指令默認(rèn)條件）
例1：
比較兩個(gè)值大小，并進(jìn)行相應(yīng)加 1 處理，C 代碼為
if（a＞b）a++；
else b++；
對(duì)應(yīng)的 ARM 指令為：其 R0 為 a，R1 為 b。
CMP R0，R1 ；R0 與 R1 比較
ADDHI R0，R0，#1 ；若 R0＞R1，則 R0=R0+1
ADDLS R1，R1，#1 ；若 R0＜=R1，則 R1=R1+1
例2：
若兩個(gè)條件均成立，則將這兩個(gè)數(shù)值相加，C 代碼為
If(（a!=10）&&(b!=20)) a=a+b;
對(duì)應(yīng)的 ARM 指令如下.其中 R0 為 a,R1 為 b.
CMP R0,#10 ;比較 R0 是否為 10
CMPNE R1,#20 ;若 R0 不為 10,則比較 R1 是否 20
ADDNE R0,R0,R1 ;若 R0 不為 10 且 R1 不為 20,指令執(zhí)行,R0=R0+R1
下載文檔
