利用高速信號鏈提高醫(yī)學(xué)成像質(zhì)量的研究

就數(shù)據(jù)轉(zhuǎn)換器而言，醫(yī)療產(chǎn)業(yè)是一個不斷增長市場。在將溫度、圖像和聲音轉(zhuǎn)換成患者監(jiān)控和診斷過程中處理和使用的數(shù)字信息時，我們就必須要使用高速數(shù)據(jù)轉(zhuǎn)換器。特別是對于 10 比特及更精度的設(shè)備來說，醫(yī)療成像設(shè)備呈現(xiàn)出一個快速增長的市場機遇。三個主要細分市場包括超聲波、磁共振成像 (MRI)，計算機斷層掃描術(shù) (CT)，以及正電子放射斷層掃描術(shù) (PET)。技術(shù)進步帶來了更快、更高精度的成像，以及更高的患者安全性。

與所有非常依賴科技進步的行業(yè)一樣，醫(yī)學(xué)成像設(shè)備廠商不得不持續(xù)改進他們的產(chǎn)品——主要是改進系統(tǒng)的成像質(zhì)量。無論是超聲波反射聲波、核磁共振成像 (MRI) 磁場擾動還是正電子發(fā)射斷層成像 (PET) 的正電子發(fā)射，大多數(shù)醫(yī)學(xué)成像技術(shù)均需要患者信號接收傳感器陣列。提高成像質(zhì)量的最直接方法就是擴大傳感器陣列規(guī)模。但是由于為設(shè)備添加了更多的傳感器，因此將信號傳輸至處理引擎的信號鏈就必須增加電子器件。

與此同時，廠商還必須提高其系統(tǒng)標(biāo)準(zhǔn)，包括特定電子組件的尺寸、功耗以及成本。系統(tǒng)某一方面的性能提升也許會給其他方面帶來挑戰(zhàn)。僅僅增加傳感器和信號鏈就可能會引發(fā)包括系統(tǒng)尺寸及功耗增大在內(nèi)的不利影響，就更不要說額外增加多個芯片的更多成本了。但是，用于醫(yī)學(xué)成像系統(tǒng)的最新 一代信號鏈組件使醫(yī)療系統(tǒng)設(shè)計人員既能改善信號鏈密度和功耗，同時又不影響動態(tài)性能——即系統(tǒng)同時實現(xiàn)更高的成像質(zhì)量、更低 的功耗及更小的尺寸。

醫(yī)學(xué)成像接收機的組成元件

對于大多數(shù)典型醫(yī)學(xué)成像應(yīng)用來說，傳感器陣列的每個元件都需要其自己的信號鏈從而將傳感器的小信號響應(yīng)傳送并轉(zhuǎn)換成“1”以進行數(shù)字信號處理。因為成像應(yīng)用傳感器的信號響應(yīng)性質(zhì)不盡相同，因此信號轉(zhuǎn)換過程中通常離不開三個主要有源組件。首先是低噪聲放大器 (LNA)，其主要功能是將模擬系統(tǒng)的噪聲系數(shù) (NF) 盡可能地固定在一個較低水平。在 LNA 之后是對信 號進行增益的另一個放大級，以實現(xiàn)與末級（即模數(shù)轉(zhuǎn)換器 (ADC)）輸入范圍的最佳匹配。

諸如 MRI 的應(yīng)用（其通常在信號振幅方面擺幅不大）可以使用固定增益級。但是，如果系統(tǒng)在信號強度（如超聲波）方面存在很大差異，那么該系統(tǒng)則需要可變增益放大器 (VGA)，并且需要在 ADC 之前使用可編程增益放大器 (PGA)，以匹配 ADC 的滿量程輸入并最大化信噪比 (SNR)。經(jīng)過 ADC 以后，模擬信號將被轉(zhuǎn)換成數(shù)字信號并準(zhǔn)備發(fā)送至系統(tǒng)的數(shù)字信號處理器 (DSP)，該過程一般通過現(xiàn)場可編程門陣列 (FPGA) 完成進入末級的信號處理和轉(zhuǎn)換。對于 MRI 而言，在 LNA 和放大器之間也可能有一系列混頻級，以將磁體射頻 (RF) 能量轉(zhuǎn)換成為低頻能量。因為每個元件都需要三個或更多器件，傳感器每增加一倍，僅接收信號鏈的模擬組件數(shù)量就可能需要增加到原來的 6 到 10 倍！另外，功耗要求的增加就更不用說了。難怪系統(tǒng)設(shè)計人員總是不斷要求組件供應(yīng)商對其新型集成電路 (IC) 設(shè)計進行創(chuàng)新，以解決尺寸相關(guān)的問題。

集成：更多信號鏈、空間更小、功耗更低

一個主要的改進方面就是將越來越多的模擬有源器件集成在一個芯片上，進而減少系統(tǒng)所需的 IC 數(shù)量。就一個典型的超聲波接收鏈而言，每個傳感器可能都需要四個器件，其中三個為放大器。憑借現(xiàn)代設(shè)計與工藝，IC 供應(yīng)商現(xiàn)在可提供將LNA、VCA 以及 PGA 集成在一個可變增益放大器的器件，與分立解決方案相比最終將芯片數(shù)量減少了三分之一。另外，當(dāng)前的諸多設(shè)計都在單個芯片中集成了多個 VGA 通道，從而使設(shè)計更先進一步。TI 的新型 VCA8500 便是一個極好例子，在采用了 64 引腳 QFN 封裝的單個 IC 中就集成了 8 個VGA 通道。通過緊挨 PGA 集成一個低通抗混淆濾波器，實現(xiàn)了無需額外無源或有源外部組件的情況下 VGA 輸出可以直接進入 ADC 的輸入，從而節(jié)省更多的板級空間。利用這種方法，該器件領(lǐng)先于其他同類產(chǎn)品。請注意，在圖 1 中，如連續(xù)波 (CW) 開關(guān)矩陣和鉗位電路等醫(yī)療成像系統(tǒng)所特有的其他功能模塊也都集成到了該器件中。

圖 1 VCA8500的功能模塊圖

在一個器件中集成多個通道除具有體積優(yōu)勢以外，還擁有一些其他的好處。隨著單個芯片中集成的有源和無源組件越來越多，功耗也同時得到降低。一般而言，所有組件的設(shè)計目的都是為了取得作為獨立實體的自身功耗和性能平衡。為此，盡管它們的設(shè)計可能是為了互相配合工作，但是就系統(tǒng)而言，每一個組件的性能可能會高于需求。因此，當(dāng)一起工作時，每一個組件往往都會改變功耗和性能平衡，讓系統(tǒng)性能過高，帶來過高的功耗。但是，在一個器件中集成多個級時，情況卻并非如此。當(dāng)設(shè)計多級 IC 時，設(shè)計人員可以對功耗進行分配，以便最為有效地滿足設(shè)計要求，從而浪費極少的模塊功耗。更新的 VGA 便是一個較好的例子。由于低噪聲是超聲波成像系統(tǒng)的關(guān)鍵，因此 LNA 功能是 VGA 設(shè)計的關(guān)鍵。其輸入噪聲決定系統(tǒng)的最小可達到噪聲系數(shù)，而其增益又直接影響來自后面各級的噪聲數(shù)量，從而影響最終的噪聲系數(shù)（NF）。通過平衡和微調(diào) LNA 級的功耗和性能關(guān)系，我們可以在提高 VGA 性能的同時獲得低功耗設(shè)計。圖 2 對此進行了較好描述。以前的多通道 VGA 通常依靠一條趨勢線來平衡功耗和輸入?yún)⒖荚肼?。如?1.2   輸入等效噪聲充分，則您可以使用一個每條通道僅消耗 75mW 的設(shè)計?；蛘撸绻織l通道消耗 150mW 沒有超過您的功耗預(yù)算，則您會擁有0.7   的輸入等效噪聲。但是，由于有較高效的低噪聲雙極結(jié)式晶體管 (BJT)，因此 VCA8500 代 VGA 已能夠?qū)η岸嗽O(shè)計進行優(yōu)化，從而獲得僅為 63m /信道的 0.8  輸入等效噪聲，較好地控制在前代趨勢線中。這讓高性能成像系統(tǒng)能夠使用更少的功耗，變得更小巧、更便攜。

圖 2 選定 VGA 的噪聲系數(shù)和性能對比關(guān)系

降低功耗

其他 ADC 部分也經(jīng)歷了同放大器類似的集成。目前的許多設(shè)計都擁有 8 條高速 ADC 通道以匹配 8 通道 VGA，并且具有 10 到 14 比特的精度和每秒 40 到 65 兆的采樣速率 (MSPS)。通過集成諸如雙數(shù)據(jù)速率低壓差分信號擺動 (DDR LVDS) 等輸出標(biāo)準(zhǔn)，這些八通道 ADC 還減少了每個 ADC 的輸出引腳數(shù)目，從而讓其可以適合于小尺寸封裝。另外，串行化的數(shù)據(jù)格式減少了 ADC 和數(shù)字處理引擎之間的 I/O 線跡數(shù)量，當(dāng)想要使用多個 8 通道 ADC 布局電路板時其為一種極為重要的特性。例如，8 個 12比特 ADC 會要求 96 個引腳和線跡以并行 CMOS 格式輸出其數(shù)據(jù)。但是，如果每個 ADC 均使用一個串行化 LVDS 對，則只需 20 個引腳和線跡，ADC 使用 8個LVDS對，而幀和比特時鐘則使用一對。

正如 VGA 一樣，在典型的醫(yī)療成像應(yīng)用中 ADC 也在沒有影響其性能的情況下極大地降低了功耗。由于醫(yī)療成像應(yīng)用帶來的噪聲和線性要求，高效放大器級通常為一些使用低噪聲 BJT 的嵌入工藝，例如：硅鍺 (SiGe) 工藝。這些工藝在 DC 到 20  MHz 一般響應(yīng)頻率下具有優(yōu)異的低噪聲、低功耗和高線性平衡性能。恰恰相反，醫(yī)療成像所需典型采樣率的高速 ADC 一般使用 CMOS 工藝來制造，因為 65  MSPS 及以上的 10 到 14 比特精度轉(zhuǎn)換器條件下這種技術(shù)具有較好的功耗和性能平衡性。

由于 CMOS 技術(shù)的進步，功耗特性和 ADC 體積均已得到極大減少，并且沒有影響其噪聲和失真性能。ADS5281 便是一個極好的例子。相比以前的八通道設(shè)計，這種新型 ADC 將功耗降低了 50%，體積也減小了約 60%，同時維持 70 dB SNR的 12 比特精度。通過讓設(shè)計能夠動態(tài)地利用采樣速率調(diào)節(jié)功耗，基于 CMOS 的ADC 還提供了另一種層面的節(jié)能。就 CMOS 工藝管線 ADC 而言，由于采樣速率的降低，ADC 內(nèi)核和數(shù)據(jù)輸出模塊的功耗需求更低。低功耗 ADC 便利用這一點，并能根據(jù) IC 的采樣時鐘輸入調(diào)節(jié)其功耗要求。圖 3 說明了 ADS5281/82 如何通過采樣速率進行調(diào)節(jié)。在 65 MSPS 的高端，ADC 每通道消耗 77 mW，但是 在 20 MSPS 低數(shù)據(jù)速率時，它僅消耗 43mW（即降低 45%）功耗。通過讓 ADC 能夠切換至節(jié)能模式便可以在系統(tǒng)中利用這個特性，此時 ADC 仍然能夠轉(zhuǎn)換有限的模擬信號，并將它們傳送至數(shù)字處理引擎。

圖 3 ADS5281/82 中通過采樣速率調(diào)節(jié)功耗

輸入頻率 (IF) 方面 ADC 性能的提高已經(jīng)考慮到 MRI 的全新系統(tǒng)架構(gòu)。MRI 設(shè)備的主磁產(chǎn)生一種窄帶 IF，其存在于 30 – 140 MHz 范圍內(nèi)，有賴于主磁場的強度大小。傳統(tǒng)架構(gòu)將 IF 混頻至 DC 附近，此時它可以由一個高精度 ?∑ ADC 進行采樣?，F(xiàn)在，更新型的 14 比特和 16 比特 ADC 均可以輕松地在該范圍內(nèi)采樣，并維持高性能，即便它們在高 IF 范圍中低采樣信號的情況下也是如此。利用數(shù)字抽取和降頻轉(zhuǎn)換，這些 ADC 可以獲得同使用傳統(tǒng)架構(gòu)時類似的 SNR，從而在提高成像性能的同時節(jié)省板級空間和模擬混頻元件的成本。

由于組成電子元件的這些改進，MRI、超聲波和 PET 成像系統(tǒng)不斷完善。這些新型醫(yī)療成像信號鏈改進的結(jié)果是，可以將系統(tǒng)制造得更小巧、更低功耗，或者能夠在不增加體積和功耗的情況下提高其成像性能，或者可以兩者兼得。最終，可能不再要求廣大患者到醫(yī)院或診所進行病情診斷。將來有一天，高品質(zhì)的診斷成像設(shè)備可能會直接來到他們的面前。

總結(jié)

TI 完整信號鏈的所有系列半導(dǎo)體器件和解決方案將幫助用戶進行設(shè)計，以應(yīng)對不斷增加的醫(yī)療挑戰(zhàn)――老齡化人口、不斷上升的成本以及新興經(jīng)濟體的高需求。從構(gòu)建模塊到整套解決方案，TI　的產(chǎn)品、用戶技術(shù)支持和應(yīng)用知識都讓設(shè)計人員更加輕松地在各種醫(yī)療應(yīng)用中實施醫(yī)療設(shè)計創(chuàng)新，例如：醫(yī)療成像、消費類醫(yī)療設(shè)備、醫(yī)療儀器，以及診斷、患者監(jiān)控和治療。我們正同廣大的用戶一起開發(fā)創(chuàng)新的解決方案，以滿足各種產(chǎn)品尺寸的需要，從而使醫(yī)療保健變得更簡便、更低成本和更便攜。

作者簡介

Charles (Chuck) Sanna 現(xiàn)任德克薩斯州達拉斯 TI 高速模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器產(chǎn)品營銷工程師。他畢業(yè)于美國西北大學(xué) (Northwestern University)，獲電子工程理學(xué)士學(xué)位，后又畢業(yè)于德克薩斯大學(xué)-達拉斯分校 (The University of Texas at Dallas)，獲電子工程碩士學(xué)位。在閑暇時間，Chuck 喜歡看足球比賽。

更多醫(yī)療電子信息請關(guān)注：21ic醫(yī)療電子頻道