通用數(shù)字式頻率合成集成電路TSA5526的原理及應(yīng)用
關(guān)鍵詞:TSA5526;頻率合成器;分頻器;電荷泵
1 概述
頻率合成技術(shù)是近代無線電技術(shù)發(fā)展中的一門新技術(shù),也是現(xiàn)代通信系統(tǒng)中的關(guān)鍵技術(shù)之一,它通常利用一塊晶體或少量晶體組成標(biāo)準(zhǔn)頻率源,然后通過合成方法產(chǎn)生各種所需的頻率信號。這些頻率信號與標(biāo)準(zhǔn)頻率源具有相同的頻率穩(wěn)定度和準(zhǔn)確度。使用該技術(shù)構(gòu)成的電路在通信設(shè)備中稱為頻率合成器。頻率合成器的種類很多,目前普遍采用的是數(shù)字式頻率合成器。數(shù)字式頻率合成器由晶體振蕩器、固定分頻器、鑒相器、濾波器和VCO等組成,晶體振蕩器輸出的頻率信號經(jīng)固定分頻器后得到標(biāo)準(zhǔn)頻率,而VCO輸出的頻率信號經(jīng)可變分頻器分頻后得到實(shí)際頻率信號,兩信號在鑒相器中經(jīng)相位比較產(chǎn)生的環(huán)路鎖定控制電壓將通過濾波器加到VCO上,以對實(shí)際頻率信號進(jìn)行控制和校正,直到環(huán)路鎖定。當(dāng)所需信號頻率較高時,該電路的設(shè)計(jì)、制作和調(diào)試難度較大,通常只能依靠專業(yè)廠家來完成,不僅成本高,而且生產(chǎn)周期長。TSA5526芯片是Philips公司推出的通用數(shù)字頻率合成集成電路,它將晶體振蕩器、固定分頻器、鑒相器、濾波器等電路集成在一塊芯片上,其主要特性參數(shù)如下:
●輸入射頻信號的頻率為:64~1300MHz;
●輸入射頻信號的電平為:-28~3dBm;
●輸出誤差調(diào)整電壓為:4.5~33V;
●具有鎖定檢測功能;
●內(nèi)置可編程的15bit分頻器;
●通過程序控制可在512、640和1024中選擇基準(zhǔn)信號分頻比,在外接4MHz晶振時,則可獲得3.90625kHz、6.25kHz和7.8125kHz的頻率精度;
●可選擇I2C總線和3總線進(jìn)行數(shù)據(jù)傳輸;
●采用單電源供電,電源電壓為4.5~5.5V。
2 引腳功能
TSA5526有SSOP16和SO16兩種封裝,引腳排列如圖1所示,各引腳功能見表1所列。
表1 TSA5526的引腳功能
引 腳 | 名 稱 | 功 能 |
應(yīng) 用 說 明 |
1 | RF | 射頻信號RF輸入 | 通常接本振輸出 |
2 | VEE | 地 | |
3 | VCC1 | 電源電壓1 | 芯片電源,接+5V |
4 | VCC2 | 電源電壓2 | 開關(guān)控制電源,通常接+12V |
5 | BS4 | 電子開關(guān)BS4輸出 | PNP三極管OC輸出 |
6 | BS3 | 電子開關(guān)BS3輸出 | PNP三極管OC輸出 |
7 | BS2 | 電子開關(guān)BS2輸出 | PNP三極管OC輸出 |
8 | VS1 | 電子開關(guān)BS1輸出 | PNP三極管OC輸出 |
9 | CP | 環(huán)路濾波器 | 外接RC濾波網(wǎng)絡(luò) |
10 | Vtune | 誤差控制電壓輸出 | 通過上拉電阻輸出直流電壓并加到VCO |
11 | SW | 總線選擇開關(guān) | 接地時選擇I2C總線方式;懸空時選擇3總線方式 |
12 | LOCK/ADC | 鎖定標(biāo)志/ADC輸入 | 3總線方式時為鎖定標(biāo)志,低電平有效;I2C總線方式時5為電平ADC輸入端 |
13 | SCL | 串行時鐘 | 下降沿時將SDA輸出的數(shù)據(jù)鎖存 |
14 | SDA | 串行數(shù)據(jù) | 在3總線方式時, 18bit、19bit和27bit三種數(shù)據(jù)可供選擇 |
15 | CE | 片選信號 | 高電平有效 |
16 | XTAL | 基準(zhǔn)振蕩輸入 | 通常外接4MHz晶體 |
表2 寫狀態(tài)數(shù)據(jù)格式
字 節(jié) | MSB | 數(shù)據(jù)字節(jié) | LSB | |||||
地址字節(jié)(ADB) | 1 | 1 | 0 | 0 | 0 | MA1 | MA0 | |
分頻字節(jié)(DI1) | 0 | N14 | N13 | N12 | N11 | N10 | N9 | N8 |
分頻字節(jié)2(DB2) | N7 | N6 | N5 | N4 | N3 | N2 | N1 | N0 |
控制字節(jié)(CB) | 1 | CP | T2 | T1 | T0 | RSA | RSB | 0S |
電子開字節(jié)(BB) | 空 | 空 | 空 | 空 | BS4 | BS3 | BS2 | BS1 |
3 內(nèi)部結(jié)構(gòu)和工作原理
TSA5526的內(nèi)部結(jié)構(gòu)框圖如圖2所示,它包括射頻信號處理單元、基準(zhǔn)信號處理單元、相位比較和輸出單元以及接口控制單元等四部分。射頻信號處理單元對輸入的射頻小信號進(jìn)行放大和8分頻,再送到15bit可編程分頻器,分頻比的大小可根據(jù)輸入射頻信號的頻率來確定?;鶞?zhǔn)信號處理單元中的基準(zhǔn)振蕩器通過外接晶體產(chǎn)生基準(zhǔn)信號,同時經(jīng)基準(zhǔn)分頻器產(chǎn)生基準(zhǔn)信號?;鶞?zhǔn)分頻器通過編程可選512、640和1024三種分頻比。經(jīng)過分頻處理后的兩路信號同時加到數(shù)字式相位比較器,然后經(jīng)電荷泵、放大器和驅(qū)動三極管后得到誤差控制電壓輸出。接口控制單元用于實(shí)現(xiàn)微處理器與該器件的通信,它一方面接收微處理器送來的數(shù)據(jù)并在內(nèi)部處理以形成各種控制指令;另一方面將本器件的狀態(tài)送往微處理器。通過SW端信號的不同連接,可選擇兩種串行通信方式:I2C總線方式和3總線方式。
圖2
3.1 I2C總線方式
a. 寫狀態(tài)?R/W=0?
在寫狀態(tài)時,對TSA5526編程需要四個數(shù)據(jù)字節(jié),并應(yīng)在地址字節(jié)傳輸后將數(shù)據(jù)字節(jié)送入芯片。當(dāng)?shù)刂纷止?jié)?第一字節(jié)?傳輸后,I2C總線的收發(fā)會使地址字節(jié)和數(shù)據(jù)字節(jié)連在一起,并在一個傳輸過程中傳輸完畢。如果地址字節(jié)后的第一個數(shù)據(jù)字節(jié)為分頻字節(jié)或控制字節(jié),則芯片將被部分編程。表2是其數(shù)據(jù)字節(jié)定義。表中,MA1和MA0是可編程地址位,用于控制加到片選端的電壓。N14~N0為可編程分頻比,其分頻比為:
N=N14×214+N13×213+…+N1×2+N0
CP為控制電荷泵電流大小位,CP為0,對應(yīng)電流為60μA,CP為1時,電流為280μA?缺省值?。T2~T0代表測試位。RSA和RSB為基準(zhǔn)分頻比選擇位。0S為可調(diào)放大器控制位,0S位為0時,可調(diào)放大器接通?缺省值?,0S位為1時斷開。BS4~BS1是PNP電子開關(guān)控制位,其對應(yīng)關(guān)系是:當(dāng)BSn為0時,電子開關(guān)n接通;當(dāng)BSn為1時,電子開關(guān)n斷開。
表3 讀狀態(tài)數(shù)據(jù)格式
字節(jié) | MSB | 數(shù) 據(jù) 字 節(jié) | LSB | |||||
地址字節(jié) | 1 | 1 | 0 | 0 | 0 | MA1 | MA2 | R/W=1 |
狀態(tài)字節(jié) | POR | FL | ACPS | 1 | 1 | A2 | A1 | A0 |
表4 3總線方式數(shù)據(jù)格式
數(shù)據(jù)形式 | D0D3 | D4D17 | D18 | D19 | D20 | D21 | D22 | D23 | D24 | D25 | D26 |
18位 | BS4BS1 | N13N0 | |||||||||
19位 | BS4BS1 | N14N1 | N0 | ||||||||
27位 | BS4BS1 | N14N1 | N0 | - | CP | T2 | T1 | T0 | RSA | RSB | 0S |
b.讀狀態(tài)?R/W=1?
表3所列為讀狀態(tài)數(shù)據(jù)格式。當(dāng)輔助地址位被識別之后,將自動產(chǎn)生一個響應(yīng)脈沖到SDA線上。SDA線上的數(shù)據(jù)在SCL時鐘信號為高電平時有效,數(shù)據(jù)字節(jié)在SDA線上產(chǎn)生應(yīng)答信號之后從器件中讀出;如果沒有主應(yīng)答信號產(chǎn)生,傳輸過程就會結(jié)束,此時芯片將釋放數(shù)據(jù)線從而使微控制器產(chǎn)生終止條件。當(dāng)上電時,POR標(biāo)志被置為1,當(dāng)檢測到數(shù)據(jù)結(jié)束標(biāo)志時,POR標(biāo)志被復(fù)位?讀周期的結(jié)束。FL為進(jìn)入鎖存標(biāo)志,用于表示何時循環(huán)建立起來。通過對FL置1或清零可對循環(huán)進(jìn)行控制。ACPS為自動充電電流轉(zhuǎn)換標(biāo)志,當(dāng)自動充電電流轉(zhuǎn)換打開且循環(huán)鎖定時,此標(biāo)志為0,此時充電電流被強(qiáng)制為低。在其它條件下,ACPS為邏輯1。在I2C總線狀態(tài)下,內(nèi)置的A/D轉(zhuǎn)換器可將自動頻率微調(diào)模擬電平轉(zhuǎn)換成數(shù)字量并送往微控制器。
3.2 3總線方式
在3總線方式下,該器件接收的數(shù)據(jù)有18位、19位和27位三種,參見表4。在該方式下,當(dāng)片選引腳CE由低電平變?yōu)楦唠娖綍r,SCL引腳輸入時鐘脈沖的下降沿會將SDA引腳上的數(shù)據(jù)送入數(shù)據(jù)寄存器,數(shù)據(jù)的前四位用來控制電子開關(guān)的通斷,在第五個時鐘脈沖的上升沿,這四位數(shù)據(jù)被送入內(nèi)部電子開關(guān)控制寄存器。如果傳輸?shù)氖牵保富颍保刮粩?shù)據(jù)字,那么,在片選線上電平由高向低轉(zhuǎn)換時,頻率位將被送入頻率寄存器。在上電復(fù)位狀態(tài)下,電荷泵電流為280μA,調(diào)諧電壓輸出被關(guān)斷;而在標(biāo)準(zhǔn)模式下,當(dāng)ACPS標(biāo)志為高電位時,測試位T2~T0被置為001,此時將禁止TSA5526輸出。當(dāng)傳輸?shù)氖牵玻肺粩?shù)據(jù)字時,在時鐘脈沖的第20個上升沿到來時,頻率位將被送入頻率寄存器,而控制位則在片選引腳CE從高電平向低電平轉(zhuǎn)換時送入控制寄存器。在這種方式下,基準(zhǔn)分頻比由RSA和RSB位確定,測試位(T2、T1、T0)、電荷泵控制位CP、分頻比選擇位(RSA、RSB)以及0S位只能進(jìn)行27位的傳輸。圖3所示是3總線方式時的時序圖。
表5 AT89C51內(nèi)RAM中20H、21H、22H、23H的定義
字節(jié)地址 | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
20H | BS4 | BS3 | BS2 | BS1 | N14 | N13 | N12 | N11 |
21H | N10 | N9 | N8 | N7 | N6 | N5 | N4 | N3 |
22H | N2 | N1 | N0 | 1 | 1 | 0 | 0 | 0 |
23H | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
4 應(yīng)用
TSA5526在某航空電子設(shè)備檢查儀中的應(yīng)用電路如圖4所示,圖中,單片機(jī)與TSA5526采用3總線方式進(jìn)行通信。P1.0與SCL引腳相連,用于串行時鐘輸出。P1.1與SDA引腳相連,用于串行數(shù)據(jù)輸出。P1.2與CE引腳相連以進(jìn)行片選控制;電子開關(guān)BS1~BS4用于通過VCO產(chǎn)生4種不同頻率信號,VCO的輸出將通過C6送到TSA5526的RF引腳,并經(jīng)分頻后與基準(zhǔn)信號進(jìn)行相位比較。Vtune輸出的誤差控制電壓經(jīng)電阻R3、電容C5加到VCO。R1、C4的數(shù)值可用于決定微調(diào)的快慢。當(dāng)頻率鎖定后,LOCK引腳將變?yōu)榈碗娖剑⒃撾娖酵ㄟ^AT89C51的P1.3引腳送入單片機(jī)進(jìn)行檢測。本電路采用27位數(shù)據(jù)格式,發(fā)送的數(shù)據(jù)存放在單片機(jī)AT89C51中RAM的20H、21H、22H、23H四個單元中,各位定義見表5所列。其具體程序清單如下:
Rfegadj: CLR P1.0
SETB P1.2
MOV R0,#08H
Fregadj1: MOV A,20H
CLR C
RRC A
MOV P1.1,C
SETB P1.0
NOP
CLR P1.0
DJNZ R0,Fregadj1
MOV R0?#08H
Fregadj2: MOV A,21H
CLR C
RRC A
MOV P1.1,C
SETB P1.0
NOP
CLR P1.0
DJNZ R0,Fregadj2
MOV R0,#08H
Fregadj3:MOV A,22H
CLR C
RRC A
MOV P1.1,C
SETB P1.0
NOP
CLR P1.0
DJNZ R0,Fregadj3
MOV R0,#03H
Fregadj4: MOV A,23H
CLR C
RRC A
MOV P1.1,C
SETB P1.0
NOP
CLR P1.0
DJNZ R0,Fregadj4
RET