當前位置:首頁 > 通信技術 > 通信技術
[導讀]介紹頻率范圍為450~300 MHz,接收靈敏度一114 dBm,發(fā)射輸出功率+13 dBm,ASK調制解調,數據速率達到100 kbps,基于MAX7044/MAX7033的300~450 MHz ASK無線收發(fā)電路的技術特性、引腳功能、內部結構、工作原理、應用電路,以及需要注意的LNA輸入匹配電路、PCB板設計、與微控制器接口等問題.

MAX7044是基于晶振PLL 的VHF/UHF發(fā)射器芯片,在300 MHz~450 MHz頻率范圍內發(fā)射OOK/ASK數據,數據速率達到100 kbps,輸出功率+13 dBm(50Ω負載),電源電壓+2.1~+3.6 V,電流消耗在2.7 V時僅7.7 mA。工作溫度范圍一40℃~+125℃,采用3 mm×3 mm SOT23 - 8封裝。
    MAX7033是一個完全集成的低功耗CMOS超外差接收器芯片,接收頻率范圍在300 MHz~450 MHz的ASK信號。接收器射頻輸入信號范圍從一114 dBm-0dBm。MAX7033芯片內部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數據信號恢復等電路。工作電壓+3.3 V或+5.0V,250μs啟動時間,低功耗模式電流消耗<3.5μA,工作溫度-40℃~+105℃,采用TSSOP-28和薄形QFN-EP* *-32封裝。
    MAXT044發(fā)射器芯片與接收器芯片MAX7033配套,適合汽車遙控、無鍵進入系統(tǒng)、安防系統(tǒng)、車庫門控制、家庭自動化、無線傳感器等應用。


1 基于MAX7044的發(fā)射器電路
    MAX7044引腳功能如表1所列。


    MAX7044芯片內部包含功率放大器(PA)、晶體振蕩器(crystal oscillator)、驅動器(driver)、數據有效檢測電路(data activity detector)、鎖定檢測電路(10ck detect)、鎖相環(huán)(32x PLL)、分頻器(/16)等電路。
(1)低功耗模式
    MAX7044有一個自動的低功耗模式(shutdown mode)控制方式。如果DATA引腳在一個確定的時間(等待時間)內沒有動作,器件自動進入低功耗模式。等待時間大約是216個時鐘周期,在315 MHz頻率大約為6.66ms,在433 MHz頻率大約為4.84 ms。進入低功耗模式的等待時間為

式中,fRF是射頻發(fā)射頻率。
    當器件在低功耗模式時,在DATA信號的上升沿“熱”啟動晶振和PLL,晶振和PLL在數據發(fā)射前需要220μs的建立時間。
(2)鎖相環(huán)PLL
    PLL(Phase-Locked Loop)功能塊包含有相位檢波器,充電泵、集成的回路濾波器、VCO、異步時鐘分頻器、驅動器和晶體振蕩器。除了晶振,PLL不需要其他外部元器件?;鶞暑l率和載波頻率的關系為 fXTAL=fRF/32   
    在PLL鎖定前,鎖定檢測電路防止功率放大器發(fā)射.另外,如果失去載波頻率,器件將關閉功率放大器。
(3) 功率放大器
    MAX7044的功率放大器(power amplitier)是一個高效率的、漏極開路、C類放大器,使用合適的輸出匹配網絡,功率放大器能夠驅動簡單的PCB環(huán)行天線和各種形式的50Ω天線。
    在典型應用電路中,使用電源電壓+2.7 V,電路輸出電平可達到+13 dBm,整個效率可以達到48%。
(4) 時鐘緩沖輸出
    MAX7044在CLKOUT引腳端提供一個緩沖的時鐘輸出(buffered clock output),可供微控制器等器件使用。CLKOUT的輸出頻率是晶振頻率的1/16。對于315 MHz射頻發(fā)射頻率,使用的晶振頻率是9.843 75 MHz,提供的時鐘頻率是615.2 kHz。對于433.92 MHz的射頻發(fā)射頻率,使用的晶振頻率為13.56 MHz,提供的時鐘頻率為847.5 kHz。當器件在低功耗模式時,時鐘輸出無效。數
據發(fā)射時,在220μs時間之后,時鐘輸出穩(wěn)定。一個MAX7044的典型應用電路如圖1所示。

2  基于MAX7033的接收器電路    

MAX7033引腳功能如表2所列。

    MAX7033芯片內部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數據信號恢復等電路。
(1)電壓調節(jié)器
    使用單3.0~3.6 V電源電壓,直接連接AVDD、DVDD和VDD5到電源電壓。使用單4.5~5.5 V電源電壓,連接VDD5到電源電壓。片上的電壓調節(jié)器(voltage regulator)產生AVDD引腳端需要的3.2 V電壓。DVDD和AVDD兩個引腳端必須連接在一起,盡可能地靠近DVDD和AVDD引腳端連接1個0.01 μF的旁路電容到地(AGND)。
(2)低噪聲放大器LNA
    LNA(Low-Noise Amplifier)是一個nMOS的共基共射放大器,需要使用片外的電感,具有3.0 dB的噪聲系數和一12 dBm的IIP3。增益和噪聲系數與在天線與LNA輸入端之間的匹配網絡和在LNA輸出與混頻器之間的LC諧振網絡有關。需要從LNASRC引腳端連接一個電感到地(AGND)。這個電感設置在LNAIN引腳端的輸入阻抗的實部,可以實現更多靈活的阻抗匹配,如使用PCB導線得到天線形式。對于50 Ω的輸入阻抗,這個電感值為15 nH。注意這個電感值會受PCB導線長度的影響。

    LC諧振濾波器連接到LNAOUT引腳端,由L3和C2組成(見典型應用電路)。選擇L3和C2,諧振在要求的射頻輸入頻率。諧振頻率由計算。式中,LTOTAL=L3+LPARASITICS;CTTOAL=C2+CPARASITICS。
    LPARASITICS和CCPARASITICS包括PCB板、引腳端、混頻器輸入阻抗、LNA輸出阻抗的電感和電容。這些寄生參數不能忽略,否則會影響諧振濾波器的中心頻率。

(3)自動增益控制
    當AC引腳端是低電平時,AGC(Automatic Gait Contr01)電路監(jiān)控RSSI輸出。RSSI的輸出達到1.98V時,對應的射頻輸入電平為一62 dBm,AGC開關通過減少電阻控制LNA增益;當RSDSI電平下降到低于1.39V時,對應的射頻輸入電平為一70 dBm,LNA恢復高增益模式。
    當AC引腳端是高電平時和SHDN轉向高電平時AGC電路不使能,LNA總是在高增益模式;當AC引腳端是低電平時和SHDN是高電平時,AGC功能恢復。
(4)混頻器
    MAX7033采用獨特的鏡像抑制混頻器(Mixer)結構可以不使用價格高的SAW濾波器?;祛l器單元是一個雙平衡的混頻器對,完成射頻信號到10.7 MHz IF的IQ下變頻,本振(L0)頻率采用低端注入形式。電路具有44dB的鏡像抑制能力。IF輸出阻抗330Ω,可以采用330Ω的陶瓷濾波器。
    IRSEL引腳端是一個邏輯電平輸入,可用來選擇3個鏡像抑制頻率中的一個。當VIRSEL=0 V時,鏡像抑制頻率調諧在315 MHz。VIRSEL=VDDS/2,鏡像抑制頻率調諧在375 MHz;當VIRSEL=VDD5,鏡像抑制頻率調諧在433 MHz;當IRSEL引腳端不連接時,在內部設置到VDD5/2,不需要外部VDD5/2電壓。
(5)PLL
    PLL(Phase-Locked Loop)功能塊包含有相位檢波器、充電泵、集成的回路濾波器、VCO、異步時鐘分頻器和晶體振蕩器驅動器。除了晶振,PLL不需要其他外部元器件。VCO產生低端LO?;鶞暑l率、RF頻率和IF頻率的關系為
   
式中:M=1(VXTALSEL=VDD5),或者M=2(VXTALSEL=0 V)。
(6)中頻和RSSI(Intermediate Frequency and RSSI)
   
IF部分提供差分330Ω輸出阻抗,可以與片外的陶瓷濾波器匹配。6個內部AC耦合限幅放大器提供大約65 dB增益,IF帶通濾波器的中心頻率10.7 MHz,3 dB帶寬大約為10 MHz。
    RSSI電路解調IF信號,產生與IF信號電平成比例的直流電壓輸出,大約為14.2 mV/dB。
(7)晶體振蕩器
    在MAX7033中的晶體振蕩器(crystal oscillator),在XTALI和XTAL2引腳端之間呈現的電容大約為3 pF。使用不同的負載電容,將改變晶振的標準基準頻率,如4.7547 MHz的晶振使用10 pF的負載電容。MAX7033的振蕩器頻率為4.756 3 MHz,有大約100 kHz誤差。
    也可以使用外部基準振蕩器驅動VCO,使用一個1 000 pF的電容交流耦合連接到XTAL2引腳端。
(8)數據濾波器 
    數據濾波器(data filter)是一個二階低通Sallen-Key濾波器,需要2個片上的電阻和外部電容組合。調節(jié)外部電容的數值,可以改變?yōu)V波器的截止頻率,以適應不同的數據速率。
    MAX7033的應用電路如圖2所示,元器件參數如表3所列。


3 PCB設計考慮
    恰當的PCB板設計是射頻/微波電路設計的重要部分。在高頻輸入和輸出引腳端使用控制阻抗的導線和使導線盡可能的短,以減少損耗和輻射。在高頻,導線長度為λ/lO或者更長,其作用類似天線。保持導線盡可能地短,可以減少寄生電感。一般情況,2.54 cm(1英寸)的PCB導線長度,大約附加20 nH的寄生電感。寄生電感將影響實際的元件參數。例如:1.27 cm(O.5英寸)長的導線與一個100 nH的電感器連接,將增加額外的10 nH電感。使用寬的導線、可靠的接地或者電源板在信號導線的下面可以減少寄生電感。另外,所有的GND引腳端要求使用低電感連接到地,盡可能地靠近所有的VDD引腳端,連接退耦電容到地。


4 與微控制器的接口
    MAX7044和MAX7033可以直接與微控制器接口。
    微控制器的輸出數據可以直接輸入到MAX7044的數據輸入引腳端(引腳端6,DA-TA),MAX7044可以通過時鐘輸出引腳端(引
腳端5,CLKOUT),提供頻率為fxTAL/16的時鐘信號到微控制器。
    MAX7033的接收數據可以通過數據輸出引腳端(引腳端25,DATAOUT)輸出到微控制器。微控制器可以通過控制MAX7033的低功
耗控制引腳端(引腳端27,SHDN)的電平狀態(tài)(低電平有效),使MAX7033進入低功耗模式。
    采用MAX7044和MAX7033構成的無線收發(fā)電路,電路結構簡單,用單片機控制進行的點對點無線收發(fā),收發(fā)距離大于10O m,數據速率可達到1O0 kbps。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯系該專欄作者,如若文章內容侵犯您的權益,請及時聯系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據媒體報道,騰訊和網易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數據產業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數據產業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數字經濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯合牽頭組建的NVI技術創(chuàng)新聯盟在BIRTV2024超高清全產業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現場 NVI技術創(chuàng)新聯...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉