LPC23xx的自適應以太網(wǎng)通信接口設計

以太網(wǎng)接口是嵌入式系統(tǒng)進行以太網(wǎng)通信的硬件基礎(chǔ)。隨著微電子技術(shù)的進步，許多嵌入式控制芯片集成了以太網(wǎng)控制器，這使得嵌入式系統(tǒng)中以太網(wǎng)接口的開發(fā)更為便利[1]。LPC23xx是NXP半導體公司(由Philips公司創(chuàng)建)于2006年12月前后推出的基于ARM7TDMIS內(nèi)核的微控制器，與LPC21xx和LPC22xx相比，最為突出的特點是片上集成了10 Mbps/100 Mbps以太網(wǎng)控制器。

1  LPC23xx以太網(wǎng)控制器的結(jié)構(gòu)和配置

　　如圖1所示，LPC23xx以太網(wǎng)接口主要部分的功能如下[2]：

圖1  LPC23xx以太網(wǎng)接口示意結(jié)構(gòu)框圖

　　① 控制寄存器，用于配置以太網(wǎng)控制器的工作方式、讀取控制器的當前狀態(tài)等；
　　② 總線接口，AHB總線與以太網(wǎng)控制器進行數(shù)據(jù)交換的接口；
　?、?接收/發(fā)送DMA，實現(xiàn)接收/發(fā)送緩沖區(qū)到總線接口的批量數(shù)據(jù)傳輸；
　　④ 接收/發(fā)送緩沖區(qū)，與DMA協(xié)同工作，暫存接收/發(fā)送的數(shù)據(jù)；
　　⑤ 發(fā)送流量控制，在網(wǎng)絡負載過大時插入以太網(wǎng)暫停幀以控制網(wǎng)絡流量；
　?、?接收過濾器，濾除以太網(wǎng)幀的控制部分，提取有效的數(shù)據(jù)；
　?、?MII(介質(zhì)無關(guān)接口)/RMII(裁減的介質(zhì)無關(guān)接口)，與外部PHY設備按規(guī)定的時序進行實時數(shù)據(jù)通信的接口；
　　⑧ MMII(MII管理接口)，配置PHY設備的工作方式，讀取PHY設備的當前狀態(tài)信息。

　　在使用LPC23xx的以太網(wǎng)控制器之前，用戶須將正確的配置信息寫入圖1中的控制寄存器。其步驟如下：

　　① 清除LPC23xx以太網(wǎng)控制器的軟件復位狀態(tài)；
　　② 通過MMII對PHY設備進行正確的配置；
　?、?選擇與PHY設備的通信接口(RMII或MII)，受芯片尺寸所限，NXP已推出的LPC 2364、LPC 2366、LPC2368和LPC2378只有RMII的引腳；
　?、?配置DMA引擎和收發(fā)緩沖區(qū)的首地址及長度；
　?、?配置以太網(wǎng)接口的MAC(介質(zhì)存取控制)地址，選擇以太網(wǎng)速率(10 Mbps或100 Mbps)；
　?、?使能接收/發(fā)送通道。

　　在以上6個步驟中，較為關(guān)鍵是對接收/發(fā)送緩沖區(qū)的配置(步驟④)，以下為詳細的配置過程。為不影響以太網(wǎng)接口數(shù)據(jù)傳輸?shù)膶崟r性，一般選取LPC23xx以太網(wǎng)控制器專用的16 KB RAM作為收/發(fā)緩沖區(qū)的物理載體。按以太網(wǎng)幀的結(jié)構(gòu)，可將收/發(fā)緩沖區(qū)分別劃分為若干個相對獨立的緩沖單元(也可以不劃分)，每個單元對應著一個或多個描述符和狀態(tài)符。描述符用來設置對應部分的首地址和控制信息，狀態(tài)符存儲著對應單元最新的狀態(tài)信息。這些描述符和狀態(tài)符在邏輯上分別組成一個環(huán)形陣列：描述符環(huán)形陣列的首地址由RxDescriptor(接收描述符基址寄存器) /TxDescrip tor(發(fā)送描述符基址寄存器)指定，大小由RxDecriptorNumber(接收描述符寄存器數(shù)量) /TxDescriptorNumber(發(fā)送描述符寄存器數(shù)量)指定；狀態(tài)符的陣列首地址由RxStatus(接收狀態(tài)基址寄存器) / TxStatus(發(fā)送狀態(tài)基址寄存器)指定，大小與描述符陣列相同。在描述符陣列和狀態(tài)符陣列形成后，就可以通過RxProducerIndex(接收產(chǎn)生索引寄存器) /TxProducerIndex(發(fā)送產(chǎn)生索引寄存器)、RxConsumerIndex(接收消耗索引寄存器) /TxConsumerIndex(發(fā)送消耗索引寄存器)對描述狀態(tài)符陣列進行操作而實現(xiàn)數(shù)據(jù)的收/發(fā)。

2  網(wǎng)絡數(shù)據(jù)接收和發(fā)送的控制

　　NXP公司在LPC23xx的用戶指南(參考文獻[2])中對其以太網(wǎng)控制器中數(shù)據(jù)的接收和發(fā)送有較為詳細的介紹；但沒有涉及描述符和狀態(tài)符的環(huán)形陣列的概念，接收和發(fā)送的控制過程較為機械，本文在實際工程應用的基礎(chǔ)上對此做了改進。以發(fā)送為例，圖2為一個連續(xù)發(fā)送過程，將發(fā)送緩沖區(qū)分為4個單元，0和4、1和5、2和6、3和7是與這4個單元對應的描述符。發(fā)送過程如下：

　?、?如果上次數(shù)據(jù)發(fā)送完畢，就得到圖2(a)所示的狀態(tài)，此時TxProducerIndex=TxConsumerIndex
　　② 將要發(fā)送的數(shù)據(jù)寫入4個緩沖單元中，將TxProduceIndex更新為4TxProducerIndex，即為圖2(b)所示的狀態(tài)，此后數(shù)據(jù)開始發(fā)送；
　?、?等待上次發(fā)送結(jié)束(用中斷或查詢均可以實現(xiàn)等待)，得到圖2(c)數(shù)據(jù)發(fā)送完畢的狀態(tài)；
　?、?若有后續(xù)的數(shù)據(jù)要發(fā)送，再將數(shù)據(jù)寫入4個緩沖單元中，將TxProducerIndex更新為4TxProducerIndex，就得到圖2(d)所示的狀態(tài)，此后數(shù)據(jù)開始發(fā)送；
　?、?重復以上過程，就得到了圖2所示的連續(xù)發(fā)送過程。

圖2  LPC23xx以太網(wǎng)控制器的連續(xù)發(fā)送過程

　　接收與發(fā)送過程類似。如果已經(jīng)對LPC23xx控制器的接收通道進行了正確的配置，當4個緩沖單元(假定接收緩沖區(qū)也被劃分為4個單元)滿時，會產(chǎn)生中斷。在中斷服務程序中讀取這4個緩沖單元，然后將RxConsumerIndex更新為4RxConsumerIndex，就完成了一次接收過程。需要指出的是，LPC23xx以太網(wǎng)控制器的接收和發(fā)送通道均需要先“產(chǎn)生”后“消耗”。對接收通道而言，以太網(wǎng)控制器是“產(chǎn)生者”，主機是“消耗者”；發(fā)送通道則恰好相反。

3  PHY設備的配置

　　LPC23xx控制器提供了 RMII和MMII與PHY設備進行數(shù)據(jù)通信。其中RMII負責網(wǎng)絡數(shù)據(jù)的收發(fā)，MMII負責PHY設備的配置和當前狀態(tài)的讀取。本設計選取國家半導體公司DP83848I芯片作為以太網(wǎng)接口的PHY設備，其應用電路如圖3所示。DP83848I可由硬件來配置，也可由軟件來配置。本設計選擇由硬件來配置，而通過MMII來讀取DP83848I最新的狀態(tài)。

　　以太網(wǎng)接口的自適應能力由DP83848I的自動協(xié)商功能體現(xiàn)出來。自動協(xié)商功能提供了一種在網(wǎng)絡連接的兩端之間交換配置信息的機制，在該機制下，這兩端將自動選擇最優(yōu)的配置[34]。

　　DP83848I支持4種不同的以太網(wǎng)工作方式(10 Mbps半雙工、10 Mbps全雙工、100 Mbps半雙工和100 Mbps全雙工)，自動協(xié)商功能在芯片配置的基礎(chǔ)上自動選擇性能最高的工作方式。DP83848I的AN_EN、AN1 和AN0 引腳的電平控制著自動協(xié)商功能。在, RESET_N引腳輸入低脈沖(復位信號)期間，會采樣AN_EN、AN1 和AN0的電平來決定芯片的工作方式，當AN_EN、AN1 和AN0全為“1”的時候，即圖3中接入R1、R2和R3，4種工作方式均在協(xié)商的范圍之內(nèi)[5]。

　　LPC23xx對DP83848I的配置過程如下：

　?、?發(fā)送脈寬大于1 μs的復位信號，等待自動協(xié)商過程完成；
　　② 查詢基本模式狀態(tài)寄存器(BMSR)的第5位，當該位變高時，表明自動協(xié)商過程完成，結(jié)束等待；
　?、?查詢BMSR的15、14、13、12和11位，獲取以太網(wǎng)接口的工作方式；
　　④ 配置LPC23xx以太網(wǎng)控制器的工作方式。

圖3以太網(wǎng)接口的PHY設備的硬件電路

　　關(guān)于如何通過MMII讀寫DP83848I的內(nèi)部寄存器，請查閱參考文獻[2]的149150頁，在此不再贅述。

　　本文介紹了以LPC23xx以太網(wǎng)控制器為依托、以DP83848I為PHY設備而設計的一種自適應以太網(wǎng)接口。應用了較新的電子器件和電子技術(shù)，為嵌入式系統(tǒng)中以太網(wǎng)底層的軟硬件設計提供了參考，也為TCP/IP協(xié)議在嵌入式系統(tǒng)上實現(xiàn)提供了硬件平臺。