IR-UWB通信系統(tǒng)高速USB接口的設計與實現(xiàn)

摘要: 采用高速USB接口連接計算機終端與UWB通信系統(tǒng)基帶模塊，設計并實現(xiàn)了USB接口電路，控制UWB通信系統(tǒng)基帶模塊與USB接口設備的數(shù)據(jù)傳輸，最終實現(xiàn)了終端電腦與UWB通信系統(tǒng)的數(shù)據(jù)傳輸。實際測試中，USB接口的速率約為300 MB／s，達到了USB2．0規(guī)范所規(guī)定的高速傳輸?shù)囊蟆?br />關鍵詞: UWB通信系統(tǒng)；USB接口；USB接口電路

    IR-UWB(Ultra Wide Band Impulse Radio)無線通信是一種不用載波，而采用時間間隔極短的脈沖進行通信的方式，也稱作脈沖無線電(Impulse Radio)、無載波(Cartier Free)通信。 2001年4月我國發(fā)布了“十五”863計劃，其中把UWB無線通信關鍵技術以及共存與兼容技術列為有關通信技術主體研究項目，許多高校也將對UWB的研究作為重點科研項目，取得了很多進展。其中，某高校參與研發(fā)的UWB通信演示系統(tǒng)，要求可在室內10 m距離內傳輸流媒體，文中以該UWB通信演示系統(tǒng)為依托，分析了UWB通信系統(tǒng)與終端設備的接口需求，選用高速USB接口方案，運用FPGA技術實現(xiàn)了USB接口硬件控制電路及計算機終端與UWB通信系統(tǒng)基帶模塊的數(shù)據(jù)傳輸。

1 高速IR-UWB通信系統(tǒng)方案和實現(xiàn)
    如圖l，圖2所示。IR-UWB通信系統(tǒng)由計算機端信源信宿、UWB發(fā)射機、UWB接收機、基帶信號處理、超寬帶收發(fā)天線組成。該系統(tǒng)中，傳輸信號中心頻率達到3．5 GHz，UWB脈沖包絡寬度在4～6 ns之間，頻譜帶寬不小于500 MHz，室內傳輸距離在10 m以內，發(fā)射信號譜型滿足FCC頻譜模板要求，其信道傳輸速率可以達到100 MB·S-1。

1．1 基帶傳輸方案
    基帶部分是UWB通信設備的關鍵模塊。它主要完成信道編解碼、終端與通信系統(tǒng)的連接，如圖3所示。

    UWB通信系統(tǒng)已經實現(xiàn)，該通信系統(tǒng)發(fā)端采用內置信源，收端通過示波器觀測數(shù)據(jù)是否達到指標要求。顯然這樣的方式無法反映UWB通信系統(tǒng)的性能，因此必須為該通信系統(tǒng)擴充終端接口。文中對高速USB接口進行了討論。USB是一種應用在計算機領域的新型接口技術，最早由Compaq，Intel，Microsoft等多家公司于1994年11月共同提出，其目的是使用USB取代PC機現(xiàn)有的各種外圍接口，使外設的連接具有單一化、即插即用、熱插拔等特點。為了支持UWB通信系統(tǒng)100 MB／s的傳輸速率，并保證流媒體實時、流暢的傳輸，文中最終選用高速USB設備作為通信系統(tǒng)的擴展接口。USB2.0接口設備通過USB數(shù)據(jù)線與計算機相連，并且通過8位數(shù)據(jù)線與通信系統(tǒng)相連。在發(fā)送端，USB2．0接口設備的作用是采集計算機發(fā)送的數(shù)據(jù)，并轉發(fā)到UWB通信系統(tǒng)的基帶模塊中；在接收端，UWB接收機將收到的數(shù)據(jù)經過基帶處理，再通過USB2．0接口設備轉發(fā)給計算機。
1．2 USB接口芯片分析與選用
    文中選用EZ-USB FX2系列芯片作為USB接口芯片，并設計了USB接口電路。該電路控制USB芯片與UWB通信系統(tǒng)基帶模塊的數(shù)據(jù)傳輸，實現(xiàn)了計算機與UWB通信系統(tǒng)的互連。
    USB2．0協(xié)議中規(guī)定，USB芯片支持3種傳輸速率，分別為1．5 MB·s-1低速傳輸、12 MB·s-1全速傳輸、480 MB·s-1高速傳輸。一般有3種常用的USB功能設備接口芯片：低速傳輸芯片CY7C630／1xxA、全速傳輸芯片EZ-USB系列和高速傳輸芯片EZ-USB FX2系列。為了支持UWB通信系統(tǒng)高達100 MB·s-1的傳輸速率，并且保證流媒體傳輸?shù)膶崟r性、流暢性，系統(tǒng)選用高速傳輸系列芯片CY7C68013作為USB接口芯片。

2 發(fā)端計算機與UWB通信系統(tǒng)接口的實現(xiàn)
2．1 發(fā)送端USB接口方案
    如圖4所示，控制電路收發(fā)端計算機傳送的數(shù)據(jù)，將其存入USB芯片內部512 bit的FIFO中，同時產生表示FIFO空或非空的狀態(tài)信號u_flagc，當u_flagc為高電平表示FIFO非空，反之即空。1 kBFIFO模塊是用來進行數(shù)據(jù)緩沖，同時產生寫滿wrfull的標志信號與表示FIFO中還有多少bit數(shù)據(jù)未讀出的信號usedw。USB發(fā)送端狀態(tài)檢測與控制模塊用于檢測相應狀態(tài)的標志信號，以產生異步讀取USB接口FIFO中數(shù)據(jù)的信號u_slrd，在u_slrd的上升沿將USB接口FIFO中的l bit讀出，同時將數(shù)據(jù)寫入到l kBFIFO中。數(shù)據(jù)打包模塊是將數(shù)據(jù)按照幀格式打包處理。

     若u_flagc=1表示USB設備中有數(shù)據(jù)。FPGA控制電路從USB芯片中讀取數(shù)據(jù)，接下來判斷FPGA控制電路的緩存是否還有空間，如果緩存未滿，則將從USB芯片中讀得的數(shù)據(jù)寫入FPGA緩存中。在實際調試中發(fā)現(xiàn)，wrfull為高電平不會出現(xiàn)，因為在有效時間段內，讀取數(shù)據(jù)的速率要比寫入快。

2．3數(shù)據(jù)組幀模塊
    完成將數(shù)據(jù)組幀和短包發(fā)送功能。當1 kB FIFO中數(shù)據(jù)有512 bit時，進行數(shù)據(jù)打包發(fā)送，即首先發(fā)送幀頭數(shù)據(jù)E25F35，接著發(fā)送表示幀長度的數(shù)據(jù)，最后發(fā)送512 bit的幀數(shù)據(jù)。當傳輸文件的最后一幀數(shù)據(jù)不足512 bit時，才用短包發(fā)送功能。首先將剩余數(shù)據(jù)打包，先發(fā)送幀頭數(shù)據(jù)，再發(fā)送剩余數(shù)據(jù)大小，最后發(fā)送剩余數(shù)據(jù)。
    數(shù)據(jù)流在物理層上是以幀為單位進行傳送的，因此將數(shù)據(jù)送入物理層之前必須對數(shù)據(jù)進行組幀。數(shù)據(jù)幀結構，如圖7所示。

    24 bit代表這個包的包頭，其值為E25F35。9 bit代表這個包中有效數(shù)據(jù)的bit數(shù)。512×8 bit代表512 bit數(shù)據(jù)，其中有效數(shù)據(jù)的個數(shù)由包頭前面的9 bit所標識。接收端只有在檢測到包頭E25F35后，才會處理包頭前面的9 bit和包頭后面的512×8 bit。
    組幀的流程，如圖6所示。usedw表示1 kB FIFO內所存儲的未讀數(shù)據(jù)的bit數(shù)。若usedw≥512則表1 kB FIFO內有512個數(shù)據(jù)可以被打成一個完整的包。若usedw<512表示緩存中的數(shù)據(jù)不足一幀，這時判斷1 kB FIFO中是否還有數(shù)據(jù)。若usedw>0，則表示FIFO內還有數(shù)據(jù)。 Timer_ count是一個特殊的計數(shù)器，它表示連續(xù)多少個時鐘周期沒有從USB讀取過數(shù)據(jù)，當從USB讀取數(shù)據(jù)時，它會被清零。若Time_count=1 024l貝0表示l 024個時鐘周期都沒有從USB讀取過數(shù)據(jù)，便把1 kB FIFO中剩余的數(shù)據(jù)補零打包發(fā)送出去。
2．4發(fā)送端OSB接口電路實現(xiàn)
    發(fā)送端USB接口電路，如圖8所示。

2．5 發(fā)送端接口電路數(shù)據(jù)波形
    圖9是利用FPGA開發(fā)工具QuartusⅡ6．O提供的虛擬邏輯分析儀邏輯分析測試圖。如圖9所示，u_flagc是USB芯片中FIFO的空滿信號，它表示USB的FIFO中是否有數(shù)據(jù)，若u_flagc為高電平表示有數(shù)據(jù)。bit_out是數(shù)據(jù)進行組幀打包后輸出的比特流，比特流將送入通信系統(tǒng)的基帶部分進行信道編碼。bit_valid為高電平對應bit_out中的有效數(shù)據(jù)。rdusedw表示FPGA控制電路FIFO中的剩余數(shù)據(jù)。當FPGA控制電路FIFO中的數(shù)據(jù)滿512 bit時，控制電路從FIF0中讀取一幀數(shù)據(jù)。state表示狀態(tài)機的狀態(tài)轉換，0表示等待狀態(tài)，狀態(tài)1時發(fā)送幀頭數(shù)據(jù)，狀態(tài)2時發(fā)送幀長數(shù)據(jù)，狀態(tài)3時發(fā)送有效數(shù)據(jù)。

3 收端計算機與UWB通信系統(tǒng)接口的實現(xiàn)
3．1 接收端USB接口方案
    如圖10所示，數(shù)據(jù)解幀模塊通過串行移位寄存器對比特流數(shù)據(jù)進行初步緩存，同時進行數(shù)據(jù)幀頭檢測，一旦檢測到幀頭，并且FIFO中有存儲空間，就對緩存的比特流進行解幀處理，將解幀后的數(shù)據(jù)送入128 kB FIFO，否則一直檢測幀頭。128 kB FIFO模塊用于進行數(shù)據(jù)緩沖，匹配前后模塊之間速率。USB接收端狀態(tài)檢測與控制模塊是用來檢測相應狀態(tài)的標志信號，產生同步寫入USB接口FIFO中數(shù)據(jù)的信號u_ifclk和u_slwr，在u_ifclk的上升沿與u_slwr有效電平期間，將基帶模塊輸出到總線上的數(shù)據(jù)寫入USB接口芯片中。

3．2 接收端USB接口芯片控制電路
    流程如圖11所示。

    若檢測到USB的讀取請求信號，便檢測RAM的狀態(tài)，若有數(shù)據(jù)，便將數(shù)據(jù)發(fā)給USB。u_flagb為高電平表示USB芯片可以接收數(shù)據(jù)，否則不可以接收數(shù)據(jù)。Usedw>0表示128 kB FIFO中有數(shù)據(jù)可以取，Usedw=0表示128 kB FIF0無數(shù)據(jù)可以取，此時向USB芯片寫數(shù)據(jù)的控制信號處于無效狀態(tài)。
3．3 檢測幀頭并存儲數(shù)據(jù)到FIFO流程
    流程如圖12所示。首先將接收數(shù)據(jù)通過35 bit深度的移位寄存器進行數(shù)據(jù)緩存，同時在緩沖的比特流中檢測幀頭，一旦檢測到幀頭，便將幀長度數(shù)據(jù)取出，這時檢測128 kB FIFO是否有存儲空間，若有空間則將一幀數(shù)據(jù)進行接收存儲，否則就丟棄該幀數(shù)據(jù)，重新檢測幀頭。在輸入的比特流中若檢測到“E25F35”，則認為它是幀頭標志，并將其后共512 bit的有效數(shù)據(jù)寫入RAM。若在有效數(shù)據(jù)中再次出現(xiàn)幀頭標志“E25F35”則不進行幀頭判斷。

    將數(shù)據(jù)寫入128 kB FIFO的條件是：
    (1)幀同步，即能夠檢測到有效的幀頭數(shù)據(jù)E25F35；
    (2)若frame_length表示幀長度數(shù)據(jù)，fifo_depth表示FIF0可以容納的數(shù)據(jù)深度。128 kB FIFO中有frame_length的剩余空間可以容納數(shù)據(jù)，否則丟掉該幀數(shù)據(jù)。
檢測條件是usedw+frame_length<fifo_depth，其中usedw表示FIFO中未讀數(shù)據(jù)的個數(shù)。
3．4 接收端USB接口電路實現(xiàn)
    接收端USB接口電路，如圖13所示。

3．5 接收端接口電路數(shù)據(jù)波形
    圖14是利用FPGA開發(fā)工具Quartus II 6．0提供的虛擬邏輯分析儀進行邏輯分析測試時的截圖。如圖14所示，dataout是基帶模塊輸出到總線上的音視頻數(shù)據(jù)，detect_state表示幀檢測狀態(tài)。0表示處于等待檢測狀態(tài)，從0跳轉到1表示進入幀檢測狀態(tài)，從1跳轉到2表示已經進入幀同步狀態(tài)，從2跳轉到3表示檢測到數(shù)據(jù)，同時將數(shù)據(jù)寫入到FIFO中。u_flagb表示USB芯片中FIFO空滿的信號，u_flagb為高電平表示可以向USB芯片寫數(shù)據(jù)。若u_flagb為低電平，表示USB芯片F(xiàn)IFO已滿，不能再寫入數(shù)據(jù)。u_ifelk為同步寫時鐘信號，u_slwr是控制寫入信號，當u_slwr為低電平時，將dataout寫入USB芯片。