當前位置:首頁 > 通信技術 > 通信技術
[導讀]引言    在某型雷達信號處理系統(tǒng)中,要求由上位機(普通PC)實時監(jiān)控雷達系統(tǒng)狀態(tài)并采集信號處理機的關鍵變量,這就要求在處理機與上位機之間建立實時可靠的連接。同時,上位機也能對信號處理板進行控制,完成諸如

引言   

在某型雷達信號處理系統(tǒng)中,要求由上位機(普通PC)實時監(jiān)控雷達系統(tǒng)狀態(tài)并采集信號處理機的關鍵變量,這就要求在處理機與上位機之間建立實時可靠的連接。同時,上位機也能對信號處理板進行控制,完成諸如處理機復位、DSP程序動態(tài)加載等功能。實驗中,處理機和上位機之間的數(shù)據(jù)傳輸距離不小于8m。在這種前提下,計算機上現(xiàn)有的串口、并口顯然不能滿足要求,而USB2.0接口工作在高速模式時傳輸距離只有3m,其它諸如以太網(wǎng)傳輸?shù)膶崟r性難于滿足要求,光纖通道傳輸?shù)臉嫿ǔ杀居痔摺;诖?,本文提出了一種采用LVDS高速串行總線技術的傳輸方案。

數(shù)據(jù)傳輸系統(tǒng)方案
  
由于系統(tǒng)要求傳輸距離大于8m,需采用平衡電纜。對于兩端LVDS接口,可以采用ASIC和FPGA兩種方式實現(xiàn)。由于Xilinx公司生產(chǎn)的Virtex-II系列FPGA直接支持LVDS電平標準,本系統(tǒng)采用XC2V250實現(xiàn),這不僅省去了專用LVDS電平轉換芯片,節(jié)省了成本,而且可以將系統(tǒng)中其它控制邏輯集成在單個FPGA芯片內(nèi),從而降低了PCB設計的難度,提高了系統(tǒng)的集成度和可靠性。另外,收發(fā)接口邏輯采用FPGA,可以在使用過程中根據(jù)需要重新配置傳輸方向,以動態(tài)地改變收發(fā)通道的數(shù)目,大大增強了系統(tǒng)的可重構能力。
  
整個數(shù)據(jù)傳輸系統(tǒng)框圖如圖1所示。由于數(shù)據(jù)傳輸是雙向的,信號處理板和PCI板都有并/串轉換發(fā)送模塊和串/并轉換接收模塊(均在FPGA內(nèi)實現(xiàn)),兩塊板卡通過平衡電纜連接。此外,在信號處理板上,DSP處理機通過外部總線向FPGA發(fā)送緩存區(qū)內(nèi)寫入數(shù)據(jù),F(xiàn)PGA通過DSP的主機口完成與DSP存儲空間的數(shù)據(jù)交換。在PCI板上,F(xiàn)PGA通過PCI控制器和主機進行數(shù)據(jù)交換。系統(tǒng)工作原理可表述如下:DSP處理機將處理結果通過外部總線輸出到FPGA緩沖存儲器內(nèi),在FPGA內(nèi)完成數(shù)據(jù)的并/串轉換,并通過LVDS串行接口發(fā)送出去。數(shù)據(jù)通過平衡電纜傳輸至上位機接收卡。在上位機接收卡內(nèi),數(shù)據(jù)經(jīng)串/并轉換后,送至PCI接口控制電路。上位機輸出數(shù)據(jù)到DSP處理板的過程則相反。由于系統(tǒng)要求數(shù)據(jù)傳輸上行數(shù)據(jù)率小于下行數(shù)據(jù)率,設計中上行數(shù)據(jù)傳輸通道數(shù)為1,下行數(shù)據(jù)通道數(shù)是4。在傳輸距離大于8m的情況下,實際單通道數(shù)據(jù)傳輸速率達到264Mbps。

  
  
LVDS并/串轉換實現(xiàn)
  
由于FPGA是通過DSP處理機的外部總線獲得數(shù)據(jù)的,其數(shù)據(jù)形式是并行的,所以發(fā)送前應將其轉換為串行比特流。FPGA內(nèi)實現(xiàn)并/串轉換和串行發(fā)送功能的模塊HSTX的原理框圖如圖2所示。

  
  
由圖2可以看出,該模塊有3個輸入信號。分別為時鐘輸入CLK、幀同步信號TFR和并行數(shù)據(jù)TCH1[7:0]。其中,CLK頻率為33MHz,經(jīng)過數(shù)字時鐘管理器(DCM)鎖相倍頻后得到串行模塊內(nèi)部時鐘CLK1X(33MHz)、CLK4XR(33×4=132MHz)和CLK4XF(33×4=132MHz),其中CLK4XR與CLK4XF反相,與CLK1X同相。輸出為三組差分信號,分別為串行數(shù)據(jù)TCH1[P:N]、串行時鐘TCLK[P:N]和串行幀同步信號TFR[P:N]。輸入時鐘CLK信號上升沿有效,時鐘上升沿時,若幀同步信號為高電平,則鎖存輸入數(shù)據(jù)TCH1[7:O],延時一個時鐘周期開始發(fā)送。輸出的發(fā)送時鐘TCLK[P:N]為132MHz,雙沿有效。輸出串行數(shù)據(jù)采用小終端模式,數(shù)據(jù)低位LSB在前,幀同步信號TFR[P:N]輸出比特序列11110000,用于供接收端同步。
  
如圖2所示,串行發(fā)送模塊主要由LOAD_GEN、OUT_DATA、OUT_FR、OUT_CLK4個模塊組成。LOAD_GEN模塊用來產(chǎn)生并/串轉換時加載數(shù)據(jù)的選通脈沖。OUT_DATA模塊采用移位寄存器實現(xiàn)數(shù)據(jù)并/串轉換。而OUT_FR和OUT_CLK模塊分別用來產(chǎn)生串行幀同步信號和串行時鐘信號。這些模塊均使用硬件描述語言VHDL設計完成。
  
LVDS傳輸電路設計
  
由于LVDS總線的傳輸速率達到264Mbps,對PCB布線等方面要求特別高。本文利用高速電路仿真分析工具——Mentor Graphics公司的HyperLynx,對LVDS傳輸電路進行了仿真設計,包含傳輸線阻抗設計、端接匹配、差分信號布線。同時考慮了接插件和傳輸電纜的選擇對數(shù)據(jù)傳輸?shù)挠绊憽?br />   
LVDS信號的電壓擺幅只有350mV,為電流驅動的差分信號工作方式,最長的傳輸距離可以達到10m以上。為了確保信號在傳輸線中傳播時,不受反射信號的影響,LVDS信號要求傳輸線阻抗受控,差分阻抗為100。本系統(tǒng)應用中,利用高速電路仿真分析工具,通過合理的設置層疊厚度和介質(zhì)參數(shù),調(diào)整走線的線寬和線間距,計算出單線和差分阻抗結果,來達到阻抗控制的目的。 LVDS信號的拓撲可以是點到點單向,點到點雙向或總線型(multi—drop)。無論哪種應用,都需要在接收端進行端接匹配。匹配阻抗值等于差分阻抗,典型值為100。匹配電阻在這里主要起到吸收負載反射信號的作用,因此,要求距離接收端盡量靠近。在本系統(tǒng)中,利用FPGA片內(nèi)的數(shù)控阻抗(Digitally Controlled Impedance),直接配置FPGA內(nèi)部端接阻抗值,在FPGA內(nèi)部實現(xiàn)端接匹配。這樣做不僅可以方便修改端接阻抗值大小,使端接電阻很好地匹配,而且端接電阻與接收端非常靠近。
  
差分信號的布線是整個傳輸電路設計的難點。一般來說,按照阻抗設計規(guī)則進行差分信號布線,就可以確保LVDS信號質(zhì)量。在實際布線當中,LVDS差分信號布線應遵循以下原則:
  
1、差分對應該盡可能地短、走直線、減少布線中的過孔數(shù),差分對內(nèi)的信號線間距必須保持一致,避免差分對布線太長,出現(xiàn)太多的拐彎。
  
2、差分對與差分對之間應該保證10倍以上的差分對間距,減少線間串擾。必要時,在差分對之間放置隔離用的接地過孔。
  
3、LVDS差分信號不可以跨平面分割。盡管兩根差分信號互為回流路徑,跨分割不會割斷信號的回流,但因為缺少參考平面而導致阻抗的不連續(xù)。
  
4、盡量避免使用層間差分信號。在PCB板的實際加工過程中,由于層疊之間的層壓對準精度大大低于同層蝕刻精度,以及層壓過程中的介質(zhì)流失,層間差分信號不能保證差分線之間間距等于介質(zhì)厚度,因此會造成層間差分對的差分阻抗變化。因此建議盡量使用同層內(nèi)的差分。
  
5.在設計阻抗時,盡量設計成緊耦合方式,即差分對線間距小于或等于線寬。
  
此外,在LVDS傳輸電路設計當中應當選用適合差分信號的高速接插件,一方面,接插件的特征參數(shù)能夠與LVDS信號阻抗匹配,通過接插件的信號畸變很?。涣硪环矫?,能夠提供足夠的布線空間,設計PCB走線寬度和間距。例如AMP公司的Z—PACK HS3系列接插件,在電氣性能方面,比較適合高速LVDS信號互連。
  
本系統(tǒng)采用平衡電纜實現(xiàn)長距離傳輸,然而,由于LVDS特殊的阻抗匹配要求和極低的時序偏置要求,傳統(tǒng)的電纜不能用于LVDS數(shù)據(jù)傳輸。試驗證實雙絞線電纜性能最優(yōu)。短距離(大約0.5m)應用時CAT3平衡雙絞線電纜效果最佳。而高于0.5m以及數(shù)據(jù)率大于500MHz時,CAT5平衡電纜效果最好。
  
結語
  
本文實現(xiàn)的高速數(shù)據(jù)傳輸系統(tǒng),已成功應用于某雷達信號處理機和上位機之間的數(shù)據(jù)傳輸,傳輸距離大于8m,單個通道數(shù)據(jù)傳輸速率達到264Mbps,5個數(shù)據(jù)通道傳輸速率總共達1.32GbpS,傳輸過程穩(wěn)定。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉