一種20M低相位噪聲晶體振蕩器的設(shè)計(jì)

摘要：設(shè)計(jì)了一種20M低相位噪聲晶體振蕩器。通過對(duì)振蕩原理的分析，選取了Santos結(jié)構(gòu)的振蕩器進(jìn)行設(shè)計(jì)。該晶體振蕩器由主振蕩電路、振幅控制電路兩部分組成，用標(biāo)準(zhǔn)的0．18 μm CMOS工藝實(shí)現(xiàn)，并通過Cadence平臺(tái)下的軟件進(jìn)行仿真。結(jié)果表明，所設(shè)計(jì)的晶體振蕩器的相位噪聲在偏離中心頻率1kHz、10kHz、1MHz處的相位噪聲分別為：-121dBc／Hz、-145dBc／Hz、-165dBc／Hz，性能比較理想，可以滿足射頻芯片對(duì)晶體振蕩器高相位噪聲性能的需要。
關(guān)鍵詞：CMOS工藝；晶體振蕩器；振幅控制；低相位噪聲

0 引言
    射頻收發(fā)系統(tǒng)需要一個(gè)高精度、低相位噪聲的頻率參考源。在實(shí)際的應(yīng)用中，頻率參考源一般都采用振蕩器來(lái)實(shí)現(xiàn)，高精度低相位噪聲的晶體振蕩器具有十分明顯的優(yōu)勢(shì)。而為了節(jié)約成本，提高頻率綜合器輸入基準(zhǔn)時(shí)鐘的相位噪聲性能，實(shí)現(xiàn)射頻收發(fā)系統(tǒng)的單芯片化，把晶體振蕩器除晶體之外的部分都集成到片上就成了大勢(shì)所趨。
    本文采用SMIC0．18μm工藝設(shè)計(jì)了一種20MHz的晶體振蕩器。該晶體振蕩器由振蕩主電路、振蕩幅度控制電路兩部分組成，具有較好的相位噪聲性能和較低的功耗。除石英晶體外，振蕩器電路全部集成在片上實(shí)現(xiàn)，可以作為整個(gè)射頻芯片的高精度頻率源。

1 電路原理及設(shè)計(jì)
1．1 石英晶的模型和原理
    本文采用的諧振晶體是石英晶體。按一定的方向?qū)⑹⑶谐珊鼙〉木賹⒕瑑蓚€(gè)表面拋光涂銀并引出管腳加以封裝，就制成了石英晶體。這種石英晶體薄片受到外加交變電場(chǎng)的作用時(shí)會(huì)產(chǎn)生機(jī)械振動(dòng)，當(dāng)交變電場(chǎng)的頻率與石英晶體的固有頻率相同時(shí)，振動(dòng)便變得很強(qiáng)烈，這就是晶體諧振特性的反映。石英晶體的電子模型如圖1所示，是串并聯(lián)的LRC電路，其阻抗表達(dá)式為：
   
    RsLsCs組成串聯(lián)諧振支路，決定了串聯(lián)諧振頻率，串聯(lián)電阻Rs模擬晶體的等效電阻，Cp是晶體兩塊平板之間的電容，也包括了封裝電容和焊接電容。
    本文采用的20M晶體模型為：Ls=6．3mH，Cs=10fF，Rs=40Ω，Cp=5pF。
    圖1石英晶體的等效模型

    圖2表示的是晶體的頻率特性，可以看到該晶體存在著串聯(lián)諧振和并聯(lián)諧振兩個(gè)諧振點(diǎn)，在振蕩時(shí)晶體就工作在這兩個(gè)諧振點(diǎn)之間，表現(xiàn)為電感特性。
1．2 晶體振蕩器的基本原理
    晶體振蕩器的實(shí)現(xiàn)方式有很多種，最常見的是三點(diǎn)式結(jié)構(gòu)，如圖3。

    根據(jù)巴克豪森準(zhǔn)則，采用負(fù)阻模型來(lái)分析振蕩的啟動(dòng)條件：一個(gè)振蕩器如果要起振，所有的阻抗之和必須小于等于0。對(duì)于晶體振蕩器來(lái)說(shuō)，工作在振蕩頻率時(shí)，除晶體之外的其余電路必須表現(xiàn)為一個(gè)負(fù)阻以補(bǔ)償晶體的串聯(lián)電阻Rs。
    Zs表示的是晶體的串聯(lián)支路的阻抗，Zc為其余電路阻抗之和，滿足振蕩的臨界狀態(tài)為：Zs+Zc=0，
   
    由此可以得到能起振的gm的最小值。
    根據(jù)晶體接入點(diǎn)偏置點(diǎn)的不同，晶體振蕩器可以分為皮爾斯(Pierce)振蕩器、科爾皮茲(Colpitts)振蕩器、桑托斯(Santos)振蕩器三種結(jié)構(gòu)。本文設(shè)計(jì)的晶體振蕩器采用的是Santos結(jié)構(gòu)。Santos結(jié)構(gòu)中晶體從主振蕩管的柵端接入，由于是單端接入，所以可以節(jié)約引腳，另外Santos結(jié)構(gòu)也比較容易起振。
1．3 具體電路設(shè)計(jì)
    本晶體振蕩器的基本電路如圖4所示。

    振蕩器的核心振蕩電路由M1、M2、C1、C2以及石英晶體組成。晶體管M1作為振蕩主管，M2管作為偏置電流源，振蕩器的輸出在M1管的柵端。為了得到比較理想的頻率偏移，C1、C2都取得比較大，分別為5p、10p。利用上節(jié)提到的負(fù)阻抗模型，對(duì)該電路進(jìn)行分析，可得：

    當(dāng)振蕩器起振之后，振蕩波形幅度會(huì)不斷增大，一直到振蕩器件出現(xiàn)飽和為止。這期間可能會(huì)引起MOS管的擊穿，因此需要設(shè)計(jì)一個(gè)振幅控制電路。本文設(shè)計(jì)的振幅控制電路由M3～M14組成。M4、M5是一對(duì)非對(duì)稱差分管，M4的寬長(zhǎng)比遠(yuǎn)大于M5，M3是它們的偏置電流源。由于直流偏置一樣，這樣在起振的時(shí)候M5的電流遠(yuǎn)小于M4，M8可以提供該電流，此時(shí)M9、M10關(guān)斷只有很小的亞閾值電流。R3的電流只由M11、M12、M13、M14以及帶隙基準(zhǔn)組成的電流鏡提供，M2的柵源電壓VSG2=VDD-R3I11，所以M2能夠提供較大的電流，使振蕩器在較大的正反饋增益下迅速起振。
    在起振之后輸出電壓振幅不斷增大，M4、M5的反向交流電流也按尺寸比例分配，使通過兩者的平均電流不斷接近，當(dāng)振蕩幅度達(dá)到一定大小時(shí)，兩個(gè)管子平分M3的電流。此時(shí)M8不足以提供M5的電流，M9就進(jìn)入飽和態(tài)導(dǎo)通補(bǔ)足所需的電流，同樣M10也導(dǎo)通，所以流過R3的電流增大變?yōu)镮10+I11，M2的柵源電壓變小，從而M2的電流下降，振蕩器趨于穩(wěn)定，輸出幅度穩(wěn)定下來(lái)。R3和C4決定振幅控制電路的時(shí)間常數(shù)，它的值太小會(huì)引入幅度波動(dòng)，太大則會(huì)使響應(yīng)過慢，需要進(jìn)行折衷考慮。
    相位噪聲是晶體振蕩器最重要的指標(biāo)，它直接影響鎖相環(huán)回路的工作性能，決定了芯片對(duì)射頻信號(hào)接收與處理靈敏度，甚至決定了整個(gè)電路能否正常工作。通過仿真和分析可知，振蕩器電路的主要噪聲源是電流鏡M11、M12、M13、M14的閃爍噪聲，通過影響M2的柵源電壓，把噪聲傳遞到主振蕩電路，從而影響振蕩輸出的相位噪聲。因此本文提出在M2的柵端添加一個(gè)由R2、C3組成的RC濾波器，濾掉振幅控制電路的噪聲，顯著地提高相位噪聲指標(biāo)。選取R2、C3的值時(shí)，要綜合考慮濾波器的帶寬及電阻電容的面積。
    晶振的輸出緩沖級(jí)由隔直電容C5、自偏置結(jié)構(gòu)R4、M15、M16、以及M17、M18、M19、M20組成的反相器鏈構(gòu)成，可以得到全擺幅的方波輸出。

2 電路版圖及仿真
    電路使用SMIC 0．18μm工藝實(shí)現(xiàn)，圖5是該電路芯片的顯微鏡照片，面積約為550×185μm。

    利用Cadence Spectre軟件工具對(duì)晶體振蕩器進(jìn)行仿真，其輸出波形如圖6所示的方波，峰峰值為1．56V，起振時(shí)間約為0．6ms。圖7表示的是振蕩器的相位噪聲性能，在偏離中心頻率1kHz、10kHz、1MHz處的相位噪聲分別為：-121dBc／Hz、-145dBc／Hz、165dBc／Hz。

    對(duì)加RC濾波器之前的晶體振蕩器進(jìn)行仿真，起振時(shí)間振蕩幅度都基本沒有改變。但其相位噪聲性能如圖8所示，在偏離中心頻率1kHz、10kHz、1MHz處的相位噪聲分別為：-110dBc／Hz、-127dBc／Hz、-143dBc／Hz。

    可見，濾波器顯著提高了晶體振蕩器的相位噪聲性能，達(dá)到了設(shè)計(jì)的目的。

3 結(jié)論
    本文使用SMIC 0．18 μm工藝，設(shè)計(jì)了一種20MHz單端晶體振蕩器，除石英晶體外所有電路都集成在片上。從仿真結(jié)果分析，本文設(shè)計(jì)的晶體振蕩器頻率精度高，相位噪聲優(yōu)良，啟動(dòng)時(shí)間短，面積也較小，滿足集成射頻電路的應(yīng)用要求。