超高速雷達(dá)數(shù)字信號(hào)處理技術(shù)簡(jiǎn)介

綜述了超高速雷達(dá)數(shù)字信號(hào)處理技術(shù)的應(yīng)用背景、研究?jī)?nèi)容、關(guān)鍵技術(shù)及解決方法.采用超高速數(shù)字信號(hào)處理技術(shù)實(shí)現(xiàn)了超高速數(shù)據(jù)采集、高速數(shù)字脈沖壓縮、超高速雷達(dá)回波模擬等系統(tǒng).

關(guān)鍵詞:雷達(dá);超高速;數(shù)字信號(hào)處理;數(shù)據(jù)采集;脈沖壓縮;信號(hào)產(chǎn)生;信號(hào)模擬

Ultra-High-Speed Radar Digital Signal Processing

LONG Teng,MAO Er-ke,YUE Yan-sheng,HUANG Ruo-jian

(Department of Electronic Engineering,Beijing Institute of Technology,Beijing 100081 China)

Abstract:The application background,research area,key technique problems and their resolution of ultra-high-speed radar digital signal processing were discussed.An ultra-high-speed data acquisition system,a high-speed digital pulse compression system,and an ultra-high-speed radar echo simulator were realized.

Key words:radar;ultra-high-speed;digital signal processing;data acquisition;pulse compression;signal generator;signal simulator

一、引　　言

本文所討論的超高速數(shù)字信號(hào)處理，是指數(shù)百兆帶寬信號(hào)的數(shù)字采集、處理技術(shù)超高速數(shù)字信號(hào)處理技術(shù)具有很多獨(dú)特的問(wèn)題，必須進(jìn)行仔細(xì)的分析和研究.

本文的目的，就是綜述超高速雷達(dá)數(shù)字信號(hào)處理技術(shù)的應(yīng)用背景、研究?jī)?nèi)容、關(guān)鍵技術(shù)及解決方案，并介紹作者已經(jīng)實(shí)現(xiàn)的一些超高速雷達(dá)數(shù)字信號(hào)處理系統(tǒng).

二、超高速數(shù)字信號(hào)處理在雷達(dá)中的應(yīng)用

1.距離高分辨率雷達(dá)數(shù)字信號(hào)處理

距離高分辨率雷達(dá)具有多種優(yōu)點(diǎn)[1].對(duì)于最為常用的線性調(diào)頻脈沖(CHIRP)信號(hào)，為實(shí)現(xiàn)0.1～1m的距離分辨率，要求信號(hào)帶寬可以達(dá)到150～1500MHz[2]，因此是超高速數(shù)字信號(hào)處理技術(shù)的主要應(yīng)用之一.

2.合成孔徑雷達(dá)數(shù)字信號(hào)處理

合成孔徑雷達(dá)是當(dāng)前雷達(dá)偵察的主要方式之一[3]，其分辨率已經(jīng)從早期的10m量級(jí)發(fā)展到目前的1m～0.1m量級(jí)[4]，因此同樣需要進(jìn)行超高速數(shù)字信號(hào)采集與處理.

3.電子對(duì)抗與反對(duì)抗

在電子對(duì)抗和反對(duì)抗領(lǐng)域，數(shù)字射頻存儲(chǔ)器技術(shù)是近年研究的熱點(diǎn)[5].數(shù)字射頻存儲(chǔ)器的主要指標(biāo)之一是瞬時(shí)帶寬，其中3-bit量化的數(shù)字射頻存儲(chǔ)器帶寬已經(jīng)可以達(dá)到17GHz，8-bit量化的數(shù)字射頻存儲(chǔ)器帶寬也可以達(dá)到220MHz[6].因此，數(shù)字射頻存儲(chǔ)器的基礎(chǔ)也是超高速數(shù)字信號(hào)采集與處理技術(shù).

4.雷達(dá)數(shù)字接收機(jī)

當(dāng)前雷達(dá)系統(tǒng)研究中已經(jīng)提出了雷達(dá)數(shù)字接收機(jī)的概念，并在頻率較低的米波雷達(dá)中首先獲得了應(yīng)用[7].雷達(dá)數(shù)字接收機(jī)的關(guān)鍵技術(shù)是對(duì)微波信號(hào)的采集和處理[7]，因此同樣需要采用超高速數(shù)字信號(hào)處理技術(shù).

5.多功能雷達(dá)信號(hào)產(chǎn)生與處理

雷達(dá)系統(tǒng)具有多種發(fā)射波形可以匹配不同的應(yīng)用環(huán)境、通過(guò)多波形的組合使用取得最優(yōu)的效果[8].直接數(shù)字合成(DDS)技術(shù)是數(shù)字波形形成的主要方法之一.當(dāng)前DDS器件的水平已經(jīng)可以達(dá)到400MHz[9]，因此也是超高速數(shù)字信號(hào)處理技術(shù)的應(yīng)用背景.

6.雷達(dá)信號(hào)/干擾模擬器

在雷達(dá)系統(tǒng)的研制中，為了在天線和微波前端不具備的條件下對(duì)雷達(dá)數(shù)字信號(hào)處理機(jī)進(jìn)行調(diào)試，需要雷達(dá)視頻信號(hào)/干擾模擬器[10].對(duì)于距離高分辨率雷達(dá)、合成孔徑雷達(dá)，雷達(dá)信號(hào)/干擾模擬器也要能夠模擬寬帶視頻信號(hào)，因此也是超高速數(shù)字信號(hào)處理技術(shù)的應(yīng)用領(lǐng)域之一.

三、超高速數(shù)字信號(hào)處理的主要內(nèi)容與特殊問(wèn)題

1.超高速數(shù)字信號(hào)處理的主要研究?jī)?nèi)容

超高速數(shù)字信號(hào)處理主要包括以下研究?jī)?nèi)容[11]：

(1)超高速數(shù)據(jù)采集　超高速數(shù)據(jù)采集是整個(gè)超高速數(shù)字信號(hào)處理的最前端，包括超高速AD變換和超高速數(shù)據(jù)存儲(chǔ).其中超高速AD變換的特殊問(wèn)題是其中的超高速模擬電路，即AD變換的精度.它是整個(gè)超高速數(shù)字信號(hào)處理性能的基礎(chǔ).

(2)高速實(shí)時(shí)數(shù)字信號(hào)處理　高速實(shí)時(shí)數(shù)字信號(hào)處理要完成對(duì)采集的超高速數(shù)據(jù)進(jìn)行信號(hào)檢測(cè)、截獲、跟蹤等處理，并具備不斷修改、完善的潛力;因此其主要特點(diǎn)是實(shí)時(shí)性、多功能、可編程，故多采用高速實(shí)時(shí)數(shù)字信號(hào)處理芯片(DSP芯片)構(gòu)成.當(dāng)前先進(jìn)DSP芯片的主要代表是TMS320C8x、TMS320C6x和ADSP2106x芯片等等.

(3)超高速信號(hào)生成與信號(hào)模擬　這里的超高速信號(hào)生成指的是通過(guò)直接數(shù)字合成(DDS)方法產(chǎn)生各種雷達(dá)信號(hào)，因此其中核心的問(wèn)題是超高速DA轉(zhuǎn)換.這里的超高速信號(hào)模擬指的是通過(guò)數(shù)字仿真的方法模擬寬帶雷達(dá)視頻回波信號(hào)，因此核心的問(wèn)題也是超高速DA轉(zhuǎn)換.

2.超高速數(shù)字信號(hào)處理的特殊問(wèn)題

超高速數(shù)字信號(hào)處理的特殊問(wèn)題主要表現(xiàn)在以下幾個(gè)方面[11，12]：

(1)元器件選型　芯片選型的問(wèn)題主要在于兩個(gè)方面：一方面，傳統(tǒng)的TTL芯片不能滿足超高速數(shù)字信號(hào)處理的速度要求，必須采用更高速的芯片類型.另一方面，AD變換器、DSP芯片、專用芯片(如FFT、數(shù)字相關(guān))、及DA變換器等芯片的選型應(yīng)與系統(tǒng)的要求進(jìn)行最佳匹配.

(2)體系結(jié)構(gòu)　系統(tǒng)的體系結(jié)構(gòu)必須在信號(hào)帶寬、數(shù)據(jù)存儲(chǔ)量、數(shù)字信號(hào)處理速度等多項(xiàng)要求之間進(jìn)行最優(yōu)的折中.由于系統(tǒng)速度要求很可能超過(guò)單片采集或處理芯片的速度極限，因此必須考慮采用多路并行的體系結(jié)構(gòu).

(3)數(shù)字電路的硬件實(shí)現(xiàn)　在硬件電路的實(shí)現(xiàn)中，由于信號(hào)之間的連線存在電阻、電容和電感，因此會(huì)造成信號(hào)的延遲、反射、串?dāng)_和噪聲.這些現(xiàn)象在中低速系統(tǒng)中通常可以忽略，但是在超高速系統(tǒng)中則會(huì)變得非常嚴(yán)重.例如，印制板上的線每英尺會(huì)造成約2ns的延遲量，這一延遲在中低速系統(tǒng)中可以不考慮，而在超高速系統(tǒng)中它已等同甚至超過(guò)一級(jí)門延遲.所以，超高速數(shù)據(jù)采集系統(tǒng)中的信號(hào)連線必須進(jìn)行特殊的處理，才能保證系統(tǒng)的正常工作.

(4)模擬電路的抗干擾　在超高速數(shù)據(jù)采集、超高速信號(hào)生成/信號(hào)模擬等應(yīng)用場(chǎng)合，除了數(shù)字電路之外，還有運(yùn)算放大器、A/D變換器、D/A變換器等模擬器件.這些模擬器件很容易受到各種干擾，必須采取各種抗干擾措施來(lái)保證它們的精度.

(5)系統(tǒng)功耗與散熱　超高速系統(tǒng)的電流一般都遠(yuǎn)大于中、低速系統(tǒng)，因?yàn)槌咚傧到y(tǒng)實(shí)際上是以大電流來(lái)?yè)Q取高速度的.系統(tǒng)功耗引起的溫升會(huì)使芯片的性能下降，嚴(yán)重時(shí)甚至?xí)斐尚酒膿p壞.因此必須在系統(tǒng)設(shè)計(jì)時(shí)進(jìn)行熱性能分析，并仔細(xì)研究系統(tǒng)散熱的方法.

(6)超高速數(shù)字信號(hào)處理的軟件算法　典型的雷達(dá)數(shù)字信號(hào)處理算法可分為底層算法和高層算法.底層算法主要是提高信噪比、抑制雜波等算法，包括脈沖壓縮、濾波、恒虛警率處理、信號(hào)檢測(cè)等.高層算法主要是雷達(dá)成像、目標(biāo)識(shí)別等算法.此外，在電子對(duì)抗、信號(hào)生成、信號(hào)模擬等方面，也有其特殊的算法需要研究.

超高速信號(hào)處理算法中一個(gè)比較獨(dú)特的問(wèn)題是需要研究信號(hào)處理算法的并行性、算法與硬件結(jié)構(gòu)的最佳匹配問(wèn)題.這是因?yàn)樾盘?hào)采集速度極高，要求信號(hào)的快速處理.在單片信號(hào)處理芯片性能不足的情況下，必須研究并行處理的處理機(jī)結(jié)構(gòu)和與之相應(yīng)的算法.

四、超高速數(shù)字信號(hào)處理關(guān)鍵技術(shù)的解決方案

1.元器件的選型[13]

對(duì)于超高速數(shù)字信號(hào)處理系統(tǒng)，傳統(tǒng)的TTL芯片已無(wú)法工作.目前常用的超高速標(biāo)準(zhǔn)芯片系列是ECL芯片;其不同系列的最高工作頻率可以達(dá)到250M、500M、甚至1600MHz(表1).對(duì)于更高速的系統(tǒng);則需要采用砷化鎵器件構(gòu)成.

表1　常用芯片的最高觸發(fā)器翻轉(zhuǎn)頻率(單位：MHz)

TTLTTLTTLTTLCMOSCMOSECLECLECLECL

74LS74ALS74S74AS74HCT74ACT10K10KH100K100E

335095125501251502503751600

2.數(shù)字電路的實(shí)現(xiàn)[14]

在數(shù)字電路的實(shí)現(xiàn)中，主要需要解決信號(hào)的延遲、反射、串?dāng)_、噪聲問(wèn)題.解決這些問(wèn)題的方法，就是采用微波傳輸線作為信號(hào)之間的連線.微波傳輸線在端接電阻匹配的條件下可以消除反射，并精確控制信號(hào)的延遲.由于ECL芯片本身具有驅(qū)動(dòng)50Ω端接傳輸線的能力，這就為微波傳輸線的實(shí)現(xiàn)奠定了基礎(chǔ).

3.模擬電路抗干擾[15]

模擬電路的干擾源主要包括空間電磁輻射的干擾、信號(hào)線之間的串?dāng)_、地線和電源線的共模干擾等因素.可以采用屏蔽、大面積接地、元器件的合理布局、電源濾波等多種手段解決這一問(wèn)題.例如，可以采用鐵氧體磁芯加電容濾波的方法來(lái)取得最好的濾波效果，并采用星形接地的方法來(lái)減小地線上的共模干擾.

4.體系結(jié)構(gòu)的選擇

體系結(jié)構(gòu)的設(shè)計(jì)可以分為多個(gè)層次：最頂層的設(shè)計(jì)是整個(gè)數(shù)字信號(hào)處理系統(tǒng)的體系結(jié)構(gòu);進(jìn)一步細(xì)化的層次是AD、存儲(chǔ)器、DSP、DA等模塊的體系結(jié)構(gòu).超高速系統(tǒng)體系結(jié)構(gòu)最重要的特點(diǎn)就是各種層次上的并行性;而具體系統(tǒng)的體系結(jié)構(gòu)設(shè)計(jì)則要根據(jù)不同的應(yīng)用條件而定.

5.系統(tǒng)功耗與散熱[11]

由于超高速系統(tǒng)的功耗很大，因此在系統(tǒng)設(shè)計(jì)時(shí)就必須把熱設(shè)計(jì)作為必需的組成部分;在設(shè)計(jì)階段就要仔細(xì)分析各個(gè)芯片的功耗、熱阻、溫度范圍及推薦的散熱方法.對(duì)于必須進(jìn)行強(qiáng)制制冷的系統(tǒng)，可以在風(fēng)冷、液冷等方案之間進(jìn)行選擇;一般來(lái)說(shuō)，只要選擇合適的風(fēng)冷方法就可以使系統(tǒng)正常工作.

6.采用先進(jìn)的分析手段[16]

電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)可以對(duì)超高速系統(tǒng)的設(shè)計(jì)提供極大的幫助.先進(jìn)的EDA工具可以分析PCB上傳輸線的延遲、反射和串?dāng)_，并對(duì)系統(tǒng)功耗和溫度進(jìn)行分析;采用先進(jìn)的EDA工具還可以在嚴(yán)格定義的布線條件下完成系統(tǒng)的自動(dòng)布線，因此可
 

五、超高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

對(duì)于1m距離分辨率的雷達(dá)系統(tǒng)，其采樣速率可以達(dá)到250MS/s，其主要問(wèn)題是：

1.體系結(jié)構(gòu)的選擇

(1)AD變換的體系結(jié)構(gòu)[17]　在AD轉(zhuǎn)換模塊中，可以采用單片AD的結(jié)構(gòu)，也可以采用多片AD并行的結(jié)構(gòu);而多片AD并行又包括時(shí)間并行和幅度并行兩種方式.多片AD并行可以降低對(duì)每一AD芯片的性能要求，但增加了設(shè)備量和控制的復(fù)雜性.在超高速應(yīng)用的場(chǎng)合，一般采用的是單片AD變換的結(jié)構(gòu).

(2)數(shù)據(jù)存儲(chǔ)的體系結(jié)構(gòu)[18]　由于超高速數(shù)據(jù)采集系統(tǒng)的速度很快，因此存儲(chǔ)模塊的設(shè)計(jì)一般都采用分路數(shù)據(jù)輸出的體系結(jié)構(gòu);這種結(jié)構(gòu)將AD的輸出數(shù)據(jù)分成多路較低速數(shù)據(jù)輸出，可以降低對(duì)存儲(chǔ)器讀寫(xiě)速度的要求.

2.元器件的選型與信號(hào)連線的處理

根據(jù)表1，對(duì)于250MS/s的數(shù)據(jù)采集系統(tǒng)，傳統(tǒng)的TTL芯片已無(wú)法工作.目前常用的超高速標(biāo)準(zhǔn)芯片系列是ECL芯片;對(duì)于250MS/s的采樣速率，ECL10KH系列可以滿足要求.

根據(jù)前面的分析，超高速系統(tǒng)的信號(hào)連線必須采用微波傳輸線作為信號(hào)之間的連線，并要進(jìn)行正確的端接.這樣就可以消除反射，并精確控制信號(hào)的延遲.

3.模擬電路的抗干擾

系統(tǒng)抗干擾的方法首先是屏蔽，包括電路整體的屏蔽以及系統(tǒng)模擬部分和數(shù)字部分之間的屏蔽.但是由于超高速系統(tǒng)一般是高功耗的，因此還必須兼顧散熱問(wèn)題.

數(shù)據(jù)采集系統(tǒng)中數(shù)字電路對(duì)模擬電路的干擾是主要誤差源之一.消除這一干擾可以通過(guò)器件的隔離、電源濾波、星形接地以及元器件的合理布置來(lái)解決.在超高速系統(tǒng)的實(shí)現(xiàn)中，大面積地是一個(gè)最基本、也最重要的因素之一，一方面它可以減小干擾，另一方面它也是微帶傳輸線的一個(gè)組成部分.

4.系統(tǒng)的實(shí)現(xiàn)與性能測(cè)試

(1)系統(tǒng)的實(shí)現(xiàn)　系統(tǒng)中采用了單片超高速AD芯片加全局存儲(chǔ)器的體系結(jié)構(gòu)，并采用單片機(jī)構(gòu)成系統(tǒng)與IBM-PC計(jì)算機(jī)的接口，使數(shù)據(jù)采集的結(jié)果可以在計(jì)算機(jī)中顯示并加以處理(圖1).其中，為降低對(duì)存儲(chǔ)器速度的要求，采用了分路數(shù)據(jù)輸出的方式，使存儲(chǔ)器的速度降低為AD變換速度的一半.存儲(chǔ)器的周邊器件采用ECL芯片.信號(hào)之間的連線采用微帶或帶狀傳輸線，并端接了合適的端接電阻.

圖1　超高速數(shù)據(jù)采集系統(tǒng)的體系結(jié)構(gòu)

(2)系統(tǒng)性能測(cè)試　數(shù)據(jù)采集系統(tǒng)的性能測(cè)試主要包括靜態(tài)測(cè)試和動(dòng)態(tài)測(cè)試，其中動(dòng)態(tài)測(cè)試更能夠全面地反應(yīng)系統(tǒng)的性能.在動(dòng)態(tài)測(cè)試中最為關(guān)心的指標(biāo)是動(dòng)態(tài)有效位(ENOB).本系統(tǒng)在250MS/s采樣速率、125MHz輸入信號(hào)時(shí)測(cè)試了系統(tǒng)的動(dòng)態(tài)有效位，可以證明，系統(tǒng)的動(dòng)態(tài)有效位在7-bit以上.

六、高速數(shù)字脈沖壓縮系統(tǒng)的實(shí)現(xiàn)

1.脈沖壓縮的基本原理[8]

脈沖壓縮算法的基礎(chǔ)在于匹配濾波的理論.假設(shè)發(fā)射信號(hào)為S(t)，其頻譜為S(ω);并設(shè)匹配濾波器的沖擊響應(yīng)為h(t)，傳遞函數(shù)為H(ω)，則脈沖壓縮后的信號(hào)輸出為：

Y(ω)=H(ω).S(ω)　(1)

y(t)=h(t)

s(t)　(2)

這里，只要匹配濾波器的沖擊響應(yīng)/傳遞函數(shù)與發(fā)射信號(hào)滿足匹配濾波關(guān)系，就可以獲得脈沖壓縮的輸出結(jié)果.

2.脈沖壓縮的主要實(shí)現(xiàn)方法

(1)時(shí)域法實(shí)現(xiàn)脈沖壓縮　時(shí)域法實(shí)現(xiàn)脈沖壓縮的基礎(chǔ)是式(2)：由于匹配濾波在時(shí)域等效于相關(guān)接收，因此，時(shí)域法實(shí)質(zhì)上就是數(shù)字相關(guān)的方法.圖2顯示了相關(guān)數(shù)字脈壓的基本結(jié)構(gòu).其中，采集的原始信號(hào)與預(yù)先存儲(chǔ)的參考碼送入相關(guān)器，相關(guān)器的輸出就是脈壓后的數(shù)字結(jié)果;可以采用DA變換將其變?yōu)槟M信號(hào)顯示.

圖2　時(shí)域法實(shí)現(xiàn)數(shù)字脈壓

(2)頻域法實(shí)現(xiàn)數(shù)字脈壓　頻域法實(shí)現(xiàn)數(shù)字脈壓的基礎(chǔ)是式(1)，其基本結(jié)構(gòu)示于圖3.這里，采集的原始信號(hào)首先通過(guò)FFT變換到頻域，與預(yù)先存儲(chǔ)的參考碼相乘后，再通過(guò)逆FFT變換回時(shí)域，就構(gòu)成脈壓后的數(shù)字結(jié)果;同樣可以采用DA變換將其變?yōu)槟M信號(hào)顯示.由于FFT算法相當(dāng)于快速卷積，因此頻域法的運(yùn)算速度一般要快于時(shí)域法，尤其在壓縮比較大的情況下.

圖3　頻域法實(shí)現(xiàn)數(shù)字脈壓
 

3.一種高速實(shí)時(shí)多功能數(shù)字脈沖壓縮系統(tǒng)的實(shí)現(xiàn)

采用頻域法實(shí)現(xiàn)了一個(gè)高速實(shí)時(shí)多功能數(shù)字脈沖壓縮系統(tǒng);系統(tǒng)的體系結(jié)構(gòu)就采用圖3的方式.這里，系統(tǒng)實(shí)時(shí)性的關(guān)鍵問(wèn)題是FFT芯片的速度;我們選擇了可在98us時(shí)間內(nèi)完成1024點(diǎn)FFT的高速專用FFT芯片.系統(tǒng)中存儲(chǔ)參考碼的EPROM可以存放不同的匹配濾波器參數(shù)，只要變換EPROM的地址，就可以實(shí)現(xiàn)對(duì)不同信號(hào)形式的脈沖壓縮.因此，這是一種高速、實(shí)時(shí)、多功能的數(shù)字脈沖壓縮系統(tǒng).

七、超高速雷達(dá)信號(hào)發(fā)生器/回波模擬器的實(shí)現(xiàn)

1.直接數(shù)字合成法實(shí)現(xiàn)超高速信號(hào)發(fā)生器

DDS的基本原理如圖4所示[20]，其核心內(nèi)容是超高速D/A變換器和一個(gè)正弦查找表.這里，正弦查找表存儲(chǔ)了一個(gè)完整的正弦波在不同相位上的幅度值;因此，只要改變正弦查找表的尋址方式，就可以獲得不同類型的數(shù)字信號(hào);再經(jīng)過(guò)DA變換器和低通濾波器，就是所需要的模擬信號(hào).

圖4　DDS技術(shù)的原理框圖

2.超高速雷達(dá)回波模擬器的實(shí)現(xiàn)

(1)雷達(dá)回波模擬的基本原理[10]　雷達(dá)回波模擬器的實(shí)質(zhì)是“分立DDS”的方法，即把DDS的數(shù)據(jù)存儲(chǔ)器(即DDS中的正弦查找表)和DA變換器分離開(kāi)，并采用隨機(jī)存儲(chǔ)器RAM代替DDS中的ROM.這樣，在分立的隨機(jī)存儲(chǔ)器內(nèi)可以存儲(chǔ)各種復(fù)雜的雷達(dá)回波數(shù)據(jù)，而且可以實(shí)時(shí)修改，這樣就可以實(shí)現(xiàn)各種目標(biāo)回波和干擾背景的模擬.

(2)雷達(dá)回波模擬的主要模塊　雷達(dá)回波模擬器主要包括數(shù)據(jù)生成、數(shù)據(jù)調(diào)度、DA轉(zhuǎn)換三個(gè)模塊;如果要求模擬產(chǎn)生中頻或射頻回波，則還要包括載頻調(diào)制模塊(圖5).這里，數(shù)據(jù)生成模塊產(chǎn)生雷達(dá)目標(biāo)、噪聲、雜波、干擾等互相疊加的復(fù)雜回波數(shù)據(jù);數(shù)據(jù)調(diào)度模塊主要用于生成實(shí)時(shí)回波數(shù)據(jù);D/A轉(zhuǎn)換和低通濾波模塊用于生成所需要的模擬視頻回波信號(hào).

圖5　雷達(dá)回波模擬器的原理框圖

(3)超高速雷達(dá)回波模擬器的實(shí)現(xiàn)　采用圖6介紹的方法實(shí)現(xiàn)了一個(gè)超高速雷達(dá)回波模擬器.模擬器的時(shí)鐘頻率為250MHz，因此模擬器的輸出頻率最高可達(dá)125MHz(圖6).

圖6　超高速雷達(dá)回波模擬器的實(shí)現(xiàn)框圖

3.采用超高速雷達(dá)回波模擬器產(chǎn)生多種雷達(dá)發(fā)射信號(hào)

以上介紹的超高速雷達(dá)回波模擬器不僅可以用作回波模擬，而且可以用作信號(hào)生成.這里，如果在圖6的多路全局存儲(chǔ)器中存放正弦查找表，則圖6實(shí)際上就是一個(gè)DDS系統(tǒng).

采用回波模擬器產(chǎn)生信號(hào)與DDS芯片的主要差別是：一、DDS在同一時(shí)間只能產(chǎn)生一種信號(hào)，而回波模擬器可以在同一時(shí)間產(chǎn)生多種不同信號(hào)的疊加;二、DDS可以產(chǎn)生具有任意相位分辨率的連續(xù)信號(hào)，而回波模擬器由于循環(huán)尋址比較困難，因此只能產(chǎn)生一些特定頻點(diǎn)的信號(hào)，其產(chǎn)生信號(hào)的頻點(diǎn)數(shù)受到全局存儲(chǔ)器容量的限制.