當(dāng)前位置:首頁 > 通信技術(shù) > 通信技術(shù)
[導(dǎo)讀]摘要 利用FPGA控制AD9854,實(shí)現(xiàn)了BPSK信號的調(diào)制,包括外部電路構(gòu)建、各個寄存器設(shè)置、對幅度、相位、頻率控制字的計(jì)算等。最后給出了產(chǎn)生BPSK信號的實(shí)例,并驗(yàn)證文中給出的設(shè)計(jì)方法的正確性。 關(guān)鍵詞 通信系統(tǒng);AD

摘要 利用FPGA控制AD9854,實(shí)現(xiàn)了BPSK信號的調(diào)制,包括外部電路構(gòu)建、各個寄存器設(shè)置、對幅度、相位、頻率控制字的計(jì)算等。最后給出了產(chǎn)生BPSK信號的實(shí)例,并驗(yàn)證文中給出的設(shè)計(jì)方法的正確性。
關(guān)鍵詞 通信系統(tǒng);AD9854;現(xiàn)場可編程門陣列;二項(xiàng)移相鍵控

    當(dāng)前通信系統(tǒng)的軟、硬件日趨模塊化、標(biāo)準(zhǔn)化和通用化,其主要功能由軟件確定并完成,工作參數(shù)具有可編程特性,軟件無線電技術(shù)已成為通信系統(tǒng)的主要設(shè)計(jì)平臺。
    在通信系統(tǒng)中,需要將基帶通信信號通過中頻混頻器調(diào)制為中頻信號,之后通過射頻混頻、濾波以及放大等工作將信號調(diào)制為射頻信號,并通過天線以電磁波的形式發(fā)射出去。在采用軟件無線電技術(shù)處理通信信號時,常用數(shù)字混頻加DAC來實(shí)現(xiàn)基帶信號到中頻信號的調(diào)制。中頻信號的頻率約為70 MHz,信號帶寬一般<10 MHz,根據(jù)采樣定理,DAC時鐘至少設(shè)置在150 MHz。在軟件設(shè)計(jì)時,需要考慮高速數(shù)字上變頻的實(shí)現(xiàn),采用中、低檔次的數(shù)字器件將數(shù)字信號的工作時鐘調(diào)到150 MHz以上也存在一定難度;在硬件設(shè)計(jì)時,在電路PCB上設(shè)計(jì)150 MHz數(shù)據(jù)傳輸線,需要考慮數(shù)據(jù)線的信號差分特性、微波衰減特性以及電磁兼容特性,并當(dāng)DAC的位數(shù)較高時,數(shù)據(jù)線的走線問題相當(dāng)復(fù)雜。
    由于通信系統(tǒng)中采用的數(shù)據(jù)調(diào)制方式多為FSK,BPSK,AM等方式,而ADI公司的DDS芯片AD9854能夠?qū)鶐盘栔苯舆M(jìn)行常用調(diào)制,因此與數(shù)字混頻加DAC的傳統(tǒng)解決方案相比,采用AD9854處理中頻信號混頻的問題具有優(yōu)勢。

1 AD9854簡介及其應(yīng)用
   
直接數(shù)字式頻率合成技術(shù)(Direct Digital Synthesis,DDS)采用全數(shù)字技術(shù),基于相位的線性性質(zhì)以及相位與幅度的對應(yīng)關(guān)系實(shí)現(xiàn)頻率合成,是一種新的頻率合成方法。AD9854是ADI公司推出的一款高性能DDS芯片,系統(tǒng)時鐘頻率最高為300 MHz,可以工作于FSK,BPSK,AM等常用的調(diào)制方式,包含兩個集成12位DAC,一個超高速比較器、4~20倍可編程參考時鐘倍頻器、兩個48位可編程頻率寄存器、兩個14位可編程相位偏置寄存器,并具有12位幅度調(diào)制和可編程功能。它采用0.35 μmCMOS工藝,可以產(chǎn)生輸出頻率高達(dá)150 MHz的同步正交信號,每秒能夠產(chǎn)生百萬新頻率。輸出的正弦信號經(jīng)過濾波后,可以再通過內(nèi)部比較器轉(zhuǎn)化為方波。其內(nèi)部的幅度、頻率、相位寄存器,可以對輸出信號的幅度、頻率和相位進(jìn)行控制。
    由于AD9854支持BPSK方式,因此可以用它作為BPSK信號的混頻器使用。當(dāng)配置成BPSK工作方式時,只需要給AD9854輸入基帶BPSK信號,就可以輸出所需頻點(diǎn)的中頻調(diào)制信號。由于控制信號和輸入的基帶信號均為低頻信號,其硬件設(shè)計(jì)比采用DAC大為簡化,而軟件設(shè)計(jì)部分也因?yàn)槔@開了高速的數(shù)字上變頻工作而得到相應(yīng)的簡化。

2 用FPGA控制AD9854產(chǎn)生BPSK信號
   
對AD9854進(jìn)行控制,首先搭建硬件電路。將AD9854的S/P Select管腳拉高,則AD9854工作于并行配置方式,它與FPGA的硬件連接示意圖如圖1所示。圖中管腳的解釋如下:A[5:0]是6位并行編程地址總線輸入;D[7:0]是8位并行編程數(shù)據(jù)總線輸入;WRB是將并行數(shù)據(jù)寫入寄存器的控制信號輸入;I/OUD是雙向頻率更新信號,如果設(shè)置為輸入,那么AD9854將在I/O UD上升沿時刻刷新,并按寄存器中的設(shè)置工作;BPSK為相位選擇信號輸入,也就是BPSK基帶信號輸入,輸入‘0’時芯片輸出選擇1號相位,輸入‘1’時芯片輸出選擇2號相位;REFCLK是外部參考時鐘輸入,從軟件無線電的角度考慮,選擇用FPGA控制輸出該時鐘信號,以達(dá)到中頻頻率軟件可調(diào)的要求。


    硬件電路搭建完畢之后,需要考慮AD9854中寄存器的配置問題。當(dāng)AD9854工作于BPSK方式時,需要配置的寄存器如表1所示。


    相位寄存器配置值的計(jì)算公式為(φ/2π)×214,其中φ為需要配置的相位值,對于BPSK信號,一般1號相位寄存器表示的相位值與2號相位寄存器表示的相位值相差π。頻率寄存器配置值的計(jì)算公式為(f/fs)×248,其中f是需要輸出的BPSK載頻,即中頻頻率;fs為系統(tǒng)時鐘頻率,它由從REFCLK得到的外部參考時鐘頻率經(jīng)可編程參考時鐘倍頻器倍頻后得到。需要考慮的控制寄存器各比特定義和配置值如表2所示。


    AD9854工作于并行配置方式下的寫時序,如圖2所示,圖中最大時延TWRHGH為7ns,在編寫程序時需要注意時延量。


    最后的控制步驟就是編寫軟件,用FPGA對AD9854進(jìn)行控制可以通過狀態(tài)機(jī)的方式實(shí)現(xiàn)。
    (1)采用Verilog HDL語言定義FPGA的管腳如下
    modulate AD9854_Control(
      input clk10MHz,
      output reg[5:0]a=6'h00,
      output reg[7:0]d=8'h00,
      output regwrb=1’b1,
      output regud=1'b0,
      output regbpsk=1'b0,
      output wirerefclk);
    (2)給出refclk的頻率為10MHz
     assign refclk=clk10MHz;
    (3)用狀態(tài)機(jī)的方式配置AD9854內(nèi)部的寄存器,使之工作于需要的BPSK參數(shù)方式,配置流程如圖3所示。


    圖3中,“*”表示對AD9854進(jìn)行寫入操作,就是將wrb腳置低,再置高。這時AD9854的系統(tǒng)時鐘設(shè)置為140 MHz,而波形頻率設(shè)置為系統(tǒng)時鐘的1/2,也就是70 MHz。從BPSK管腳輸出一個碼速率設(shè)置為9.6 MHz的0、1碼流,即得到需要的載波頻率70 MHz的BPSK信號。

3 實(shí)驗(yàn)結(jié)果
   
用示波器和頻譜儀分別觀測AD9854芯片的輸出,如圖4和圖5所示。


    由于BPSK信號的相位差為π,因此其碼元‘0’和‘1’所對應(yīng)的信號相位完全取反,從圖3所示的示波器觀測圖可以看出,AD9854的輸出波形由相位完全相反的兩組正弦波在時域相互疊加,形成了眼圖的效果,眼圖勻稱,說明BPSK信號的輸出穩(wěn)定,無抖動。從圖4所示的頻譜儀觀測圖可以看出,AD9854的輸出信號載頻為70 MHz,觀測帶寬(Span)設(shè)為96 MHZ,因此可以看出信號的主瓣寬度為19.2 MHz,副瓣寬度為9.6 MHz,說明BPSK信號的碼速率為9.6 MHz,這與軟件設(shè)計(jì)中的參數(shù)完全一致。

4 結(jié)束語
   
文中利用FPGA對AD9854進(jìn)行控制,產(chǎn)生了BPSK信號,并給出了軟、硬件設(shè)計(jì)方法,實(shí)驗(yàn)結(jié)果證明了設(shè)計(jì)的正確性,為通信系統(tǒng)中的中頻處理提供了一個有效的方法。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉