基于SoPC的千兆以太網(wǎng)接口卡的設(shè)計(jì)和實(shí)現(xiàn)

 摘要：研究并設(shè)計(jì)了一種基于SoPC的千兆以太網(wǎng)接口卡，重點(diǎn)對(duì)千兆以太網(wǎng)接口卡的組成、工作流程、EMAC、時(shí)鐘管理、用戶(hù)邏輯設(shè)計(jì)和軟件設(shè)計(jì)等關(guān)鍵技術(shù)進(jìn)行了描述，并基于Xilinx平臺(tái)驗(yàn)證了千兆以太網(wǎng)接口卡的有效性。本文的研究為基于SoPC實(shí)現(xiàn)自主化的千兆以太網(wǎng)產(chǎn)品具有一定的工程參考價(jià)值。

關(guān)鍵詞：千兆以太網(wǎng);SOPC;接口卡

0 引言

隨著通信技術(shù)的迅猛發(fā)展，千兆以太網(wǎng)以其傳輸速度快、距離遠(yuǎn)、接口普及、成本低、易于集成等特點(diǎn)，受到業(yè)內(nèi)青睞，廣泛應(yīng)用在通信、金融、商業(yè)、教育和政府機(jī)關(guān)等領(lǐng)域。

SoPC即可編程片上系統(tǒng)，以FPGA為載體構(gòu)造面向應(yīng)用的完整系統(tǒng)，具有開(kāi)發(fā)周期短、難度和成本低的優(yōu)點(diǎn)。Xilinx公司推出基于FPGA器件開(kāi)發(fā)SoPC的開(kāi)發(fā)環(huán)境EDK，并在新一代器件中集成硬核EMAC，使得FPGA能夠和千兆以太網(wǎng)實(shí)現(xiàn)無(wú)縫連接。

本文研究并設(shè)計(jì)了一種基于SoPC的千兆以太網(wǎng)接口卡，重點(diǎn)對(duì)其組成、工作流程、EMAC、時(shí)鐘管理、用戶(hù)邏輯設(shè)計(jì)和軟件設(shè)計(jì)等關(guān)鍵技術(shù)進(jìn)行了描述，并開(kāi)發(fā)測(cè)試用例進(jìn)行測(cè)試驗(yàn)證。

1 千兆以太網(wǎng)接口卡系統(tǒng)結(jié)構(gòu)

本文采用Xilinx公司的Virtex-5 FX70T作為核心器件，基于嵌入式處理器PPC440實(shí)現(xiàn)千兆以太網(wǎng)接口卡高速通信功能。在設(shè)計(jì)實(shí)現(xiàn)中，所設(shè)計(jì)的接口卡包括PPC440、DMA控制器、MPMC、EMC、UART、定時(shí)器、EMAC、中斷控制器和GTX等內(nèi)容，如圖1所示。

其中，PPC440是整個(gè)SoPC的核心，它控制所有部件，運(yùn)行控制程序。Xilinx提供PPC440的硬核，支持32位流水線(xiàn)，支持32位運(yùn)算，單核最高主頻550MHz，處理能力1000DMIPS。在本設(shè)計(jì)中，PPC440工作主頻為400MHz，內(nèi)部PLB總線(xiàn)頻率為100MHz。

DMA控制器能夠在CPU配置之后長(zhǎng)時(shí)間地獨(dú)立引導(dǎo)以太網(wǎng)數(shù)據(jù)在EMAC和MPMC之間高速交換。Xilinx提供獨(dú)立的IP核CDMAC，CDMAC的結(jié)構(gòu)包含4個(gè)DMA引擎，128bytes存儲(chǔ)器觸發(fā)能力，分散的地址數(shù)據(jù)Buffer。CDMAC針對(duì)MPMC提供了2個(gè)獨(dú)立的數(shù)據(jù)操作端口，針對(duì)EMAC提供了為其硬件總線(xiàn)構(gòu)造的4個(gè)收發(fā)端口，在CDMAC內(nèi)部有數(shù)據(jù)通道、控制通道，各包含2個(gè)DMA引擎，可以根據(jù)數(shù)據(jù)的長(zhǎng)度產(chǎn)生DMA的不同長(zhǎng)度讀寫(xiě)觸發(fā)工作模式，最大效率地提高操作效率。

DDR2用來(lái)解決FPGA內(nèi)部RAM不足的問(wèn)題，本系統(tǒng)采用MPMC作為DDR2的控制器。MPMC提供了1～8個(gè)端口來(lái)存取內(nèi)存，每個(gè)端口都能選擇一系列連接個(gè)性接口模塊(PIMs)，包含PPC440MC、PLB、NPI、XCL和VFBC等接口。本系統(tǒng)將MPMC配置為兩端口模式。一個(gè)端口是PPC440MC，用于和

PPC440的接口;另一個(gè)端口為NPI接口，數(shù)據(jù)寬度為64位，用于要發(fā)送數(shù)據(jù)的輸入DDR2作為緩存。

FLASH用來(lái)固化和貯存可執(zhí)行的軟件程序，通過(guò)EMC接口連接在PLB總線(xiàn)上。UART用來(lái)完成PC機(jī)和SoPC系統(tǒng)之間的通信，定時(shí)器用來(lái)為實(shí)時(shí)操作系統(tǒng)提供周期節(jié)拍。

中斷控制器接收FPGA內(nèi)部各種中斷，包括定時(shí)器中斷、串口中斷等，并上報(bào)給PPC440，等待PPC440進(jìn)行處理。

EMAC采用Xilinx提供的硬核實(shí)現(xiàn)，用戶(hù)邏輯完成對(duì)EMAC的訪問(wèn)和控制。EMAC產(chǎn)生的數(shù)據(jù)通過(guò)GTX進(jìn)行串并/并串轉(zhuǎn)換后，通過(guò)外部光纖進(jìn)行通信。

2 千兆以太網(wǎng)接口卡設(shè)計(jì)

千兆以太網(wǎng)接口卡基于SoPC設(shè)計(jì)，采用Xilinx提供的PPC440、MPMC、EMC、EMAC等軟硬核，結(jié)合自主開(kāi)發(fā)的用戶(hù)邏輯，共同完成干兆以太網(wǎng)接口卡的通信功能。

2.1 工作原理

千兆以太網(wǎng)接口卡發(fā)送過(guò)程如下：

(1)當(dāng)需要發(fā)送時(shí)，通過(guò)外部高速接口將傳輸數(shù)據(jù)寫(xiě)入內(nèi)部RAM中，暫時(shí)存入DDR2中;

(2)當(dāng)DDR2中數(shù)據(jù)達(dá)到一定的數(shù)量后，向PPC440發(fā)送中斷信號(hào);

(3)當(dāng)PPC440收到中斷申請(qǐng)后，通過(guò)DMA通道將數(shù)據(jù)從千兆以太網(wǎng)送出。

千兆以太網(wǎng)接口卡接收過(guò)程如下：

(1)當(dāng)千兆以太網(wǎng)接收數(shù)據(jù)后，產(chǎn)生中斷;

(2)當(dāng)PPC440收到中斷申請(qǐng)后，通過(guò)DMA通道將數(shù)據(jù)寫(xiě)入DDR2中;

(3)外部高速接口通過(guò)內(nèi)部RAM，將DDR2中的數(shù)據(jù)讀出。

2.2 EMAC

千兆以太網(wǎng)MAC采用Xilinx公司提供的三速嵌入式以太網(wǎng)MAC核(EMAC)實(shí)現(xiàn)。該IP核集成了10/100/1000Mb/s以太網(wǎng)MAC核，符合802.3—2002規(guī)范，支持全雙工的10/100/10013Mb/s，半雙工的10/100Mb/s。支持多種可配置的物理層接口，包括MII、GMII、RGMII、SGMII和1000BASE—XPCS/PMA接口。EMAC中包含主機(jī)接口、客戶(hù)端、時(shí)鐘管理、MII/GMII/RGMII接口等，如圖2所示。

在設(shè)計(jì)中，根據(jù)系統(tǒng)需求對(duì)EMAC進(jìn)行配置。配置接口為主機(jī)配置模式，并以8位數(shù)據(jù)進(jìn)行訪問(wèn)，配置速率為固定千兆模式，配置物理接口為SGMII模式，通過(guò)GTX進(jìn)行串并/并串轉(zhuǎn)換。

2.3 時(shí)鐘管理

整個(gè)系統(tǒng)需要提供2個(gè)外部時(shí)鐘：40MHz單端時(shí)鐘和125MHz差分時(shí)鐘。

40MHz時(shí)鐘通過(guò)倍頻產(chǎn)生100MHz、200MHz和400MHz時(shí)鐘。100MHz時(shí)鐘為PLB總線(xiàn)提供時(shí)鐘，200MHz時(shí)鐘為DDR2提供時(shí)鐘，400MHz時(shí)鐘為

PPC440內(nèi)頻時(shí)鐘。

125MHz差分時(shí)鐘用于提供GTX、EMAC和內(nèi)部邏輯時(shí)鐘。125MHz高質(zhì)量的差分時(shí)鐘經(jīng)過(guò)IBUFDS后直接連接GTX的CLKIN端，然后GTX返回一個(gè)125MHz時(shí)鐘REFCLKOUT，經(jīng)過(guò)內(nèi)部DCM產(chǎn)生125MHz和162.5MHz時(shí)鐘，分別提供給GTX并行端時(shí)鐘、EMAC時(shí)鐘和內(nèi)部邏輯，如圖3所示。

2.4 用戶(hù)邏輯設(shè)計(jì)

用戶(hù)邏輯中完成三個(gè)功能：EMAC配置接口設(shè)計(jì)、客戶(hù)端發(fā)送單元設(shè)計(jì)和客戶(hù)端接收單元設(shè)計(jì)。

EMAC配置接口實(shí)現(xiàn)PPC440和EMAC之間的訪問(wèn)控制。EMAC通過(guò)Xilinx提供的IPIF接口掛接在PLB總線(xiàn)上。

發(fā)送單元負(fù)責(zé)將待發(fā)送的數(shù)據(jù)按照一定時(shí)序發(fā)送到MAC核，再通過(guò)GTX輸出到數(shù)據(jù)鏈路中?？蛻?hù)端發(fā)送時(shí)序如圖4所示。

客戶(hù)端發(fā)送過(guò)程如下：

(1)當(dāng)客戶(hù)端需要發(fā)送數(shù)據(jù)時(shí)，首先將第一個(gè)字節(jié)送到數(shù)據(jù)線(xiàn)(TXD)，同時(shí)將數(shù)據(jù)有效信號(hào)(TXDVLD)置高;

(2)當(dāng)EMAC收到第一個(gè)字節(jié)后，返回一個(gè)應(yīng)答信號(hào)(TXACK);

(3)客戶(hù)端收到應(yīng)答信號(hào)后，將剩余數(shù)據(jù)按照字節(jié)發(fā)送，在數(shù)據(jù)發(fā)送完成之前，TXDLVD信號(hào)一直為高。

接收單元負(fù)責(zé)根據(jù)客戶(hù)端接收時(shí)序接收來(lái)自于MAC的數(shù)據(jù)?？蛻?hù)端接收時(shí)序如圖5所示。

客戶(hù)端接收過(guò)程如下：

(1)當(dāng)EMAC有數(shù)據(jù)發(fā)送到客戶(hù)端時(shí)，接收數(shù)據(jù)信號(hào)(RXD)和數(shù)據(jù)有效信號(hào)(RXDVLD)同時(shí)有效;

(2)接收單元根據(jù)RXD和RXDVLD接收來(lái)自EMAC的數(shù)據(jù);

(3)當(dāng)數(shù)據(jù)接收完成后，如果接收數(shù)據(jù)正確信號(hào)(RXGOODFRAME)有效，表示該幀數(shù)據(jù)正確，則將數(shù)據(jù)提交。如果數(shù)據(jù)錯(cuò)誤信號(hào)(RXBADFRA ME)有效，表示該幀數(shù)據(jù)錯(cuò)誤，則將數(shù)據(jù)丟棄。

2.5 軟件設(shè)計(jì)

在設(shè)計(jì)中，軟件負(fù)責(zé)完成系統(tǒng)的運(yùn)行、設(shè)備的控制、系統(tǒng)各部分功能實(shí)現(xiàn)、以太網(wǎng)的TCP/IP協(xié)議的實(shí)現(xiàn)等功能。使用Xilinx提供的EDK下集成的工具SDK，使用C語(yǔ)言進(jìn)行編程。

EDK提供第三方支持庫(kù)TRECK，它使用一種簡(jiǎn)化的TCP/IP協(xié)議，并向用戶(hù)提供上層的API函數(shù)，實(shí)現(xiàn)了一種高效的、便于與SOPC實(shí)現(xiàn)的TCP /IP協(xié)議。

3 仿真與驗(yàn)證

本論文采用Xilinx Virtex-5 FPGA芯片對(duì)千兆以太網(wǎng)接口板進(jìn)行設(shè)計(jì)和實(shí)現(xiàn)，并采用Modelsim6.5d進(jìn)行仿真驗(yàn)證，采用ISE12.1進(jìn)行綜合、布局布線(xiàn)、生成bit文件。

將生成的bit文件下載到自主設(shè)計(jì)的板卡中，并開(kāi)發(fā)測(cè)試用例進(jìn)行測(cè)試、驗(yàn)證。實(shí)際測(cè)試結(jié)果表明：基于SoPC的千兆以太網(wǎng)接口板系統(tǒng)功能正確，傳輸速率達(dá)到了線(xiàn)速。

4 結(jié)束語(yǔ)

本文研究并設(shè)計(jì)了一種基于SoPC的千兆以太網(wǎng)接口卡，重點(diǎn)對(duì)其組成、工作流程、EMAC、時(shí)鐘管理、用戶(hù)邏輯設(shè)計(jì)和軟件設(shè)計(jì)等關(guān)鍵技術(shù)進(jìn)行了描述，并開(kāi)發(fā)測(cè)試用例進(jìn)行測(cè)試驗(yàn)證。經(jīng)嚴(yán)格測(cè)試驗(yàn)證表明，該千兆以太網(wǎng)接口板功能完全符合系統(tǒng)要求。

本文的研究對(duì)基于SoPC實(shí)現(xiàn)自主化的千兆以太網(wǎng)產(chǎn)品具有一定的工程參考價(jià)值。