模數(shù)轉(zhuǎn)換器工作原理、類型及主要技術(shù)指標

 模數(shù)轉(zhuǎn)換器(Analog to Digital Converter，簡稱A/D轉(zhuǎn)換器，或ADC)，通常是將模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號。作為模擬電路中重要的元器件，本文將會介紹模數(shù)轉(zhuǎn)換器的原理、分類及技術(shù)指標等基礎(chǔ)知識。

ADC的發(fā)展

隨著電子技術(shù)的迅速發(fā)展以及計算機在自動檢測和自動控制系統(tǒng)中的廣泛應(yīng)用，利用數(shù)字系統(tǒng)處理模擬信號的情況變得更加普遍。數(shù)字電子計算機所處理和傳送的都是不連續(xù)的數(shù)字信號，而實際中遇到的大都是連續(xù)變化的模擬量，模擬量經(jīng)傳感器轉(zhuǎn)換成電信號的模擬量后，需經(jīng)模/數(shù)轉(zhuǎn)換變成數(shù)字信號才可輸入到數(shù)字系統(tǒng)中進行處理和控制，因而作為把模擬電量轉(zhuǎn)換成數(shù)字量輸出的接口電路-A/D轉(zhuǎn)換器是現(xiàn)實世界中模擬信號向數(shù)字信號的橋梁，是電子技術(shù)發(fā)展的關(guān)鍵和瓶所在。

自電子管A/D轉(zhuǎn)換器面世以來，經(jīng)歷了分立半導(dǎo)體、集成電路數(shù)據(jù)轉(zhuǎn)換器的發(fā)展歷程。在集成技術(shù)中，又發(fā)展了模塊、混合和單片機集成數(shù)據(jù)轉(zhuǎn)換器技術(shù)。在這一歷程中，工藝制作技術(shù)都得到了很大改進。單片集成電路的工藝技術(shù)主要有雙極工藝、CMOS工藝以及雙極和CMOS相結(jié)合的BiCMOS工藝。模塊、混合和單片集成轉(zhuǎn)換器齊頭發(fā)展，互相發(fā)揮優(yōu)勢，互相彌補不足，開發(fā)了適用不同應(yīng)用要求的A/D和D/A轉(zhuǎn)換器。近年來轉(zhuǎn)換器產(chǎn)品已達數(shù)千種。

ADC原理

D/A轉(zhuǎn)換器是將輸入的二進制數(shù)字量轉(zhuǎn)換成模擬量，以電壓或電流的形式輸出。

模數(shù)轉(zhuǎn)換一般要經(jīng)過采樣、保持和量化、編碼這幾個步驟。

ADC的主要類型

目前有多種類型的ADC，有傳統(tǒng)的并行、逐次逼近型、積分型ADC，也有近年來新發(fā)展起來的∑-Δ型和流水線型ADC，多種類型的ADC各有其優(yōu)缺點并能滿足不同的具體應(yīng)用要求。低功耗、高速、高分辨率是新型的ADC的發(fā)展方向，同時ADC的這一發(fā)展方向?qū)⑦m應(yīng)現(xiàn)代數(shù)字電子技術(shù)的發(fā)展。

并行比較ADC

并行比較ADC是現(xiàn)今速度最快的模/數(shù)轉(zhuǎn)換器，采樣速率在1GSPS以上，通常稱為“閃爍式”ADC。它由電阻分壓器、比較器、緩沖器及編碼器四種分組成。這種結(jié)構(gòu)的ADC所有位的轉(zhuǎn)換同時完成，其轉(zhuǎn)換時間主取決于比較器的開關(guān)速度、編碼器的傳輸時間延遲等。增加輸出代碼對轉(zhuǎn)換時間的影響較小，但隨著分辨率的提高，需要高密度的模擬設(shè)計以實現(xiàn)轉(zhuǎn)換所必需的數(shù)量很大的精密分壓電阻和比較器電路。輸出數(shù)字增加一位，精密電阻數(shù)量就要增加一倍，比較器也近似增加一倍。

閃爍式ADC的分辨率受管芯尺寸、過大的輸入電容、大量比較器所產(chǎn)生的功率消耗等限制。結(jié)果重復(fù)的并聯(lián)比較器如果精度不匹配，還會造成靜態(tài)誤差，如會使輸入失調(diào)電壓增大。同，這一類型的ADC由于比較器的亞穩(wěn)壓、編碼氣泡，還會產(chǎn)生離散的、不精確的輸出，即所謂的“火花碼”。這類ADC的優(yōu)點是模/數(shù)轉(zhuǎn)換速度最高，缺點是分辨率不高，功耗大，成本高。

現(xiàn)代發(fā)展的高速 ADC電路結(jié)構(gòu)主要采用這種全并行的ADC，但由于功率和體積的限制，要制造高分辨率閃爍式ADC是不現(xiàn)實的。

由兩個較低分辨率的閃爍式ADC構(gòu)成較高分辨率的半閃爍式ADC或分級型ADC是當今世界制造高速ADC的主要方式。圖2所示是一個8位的兩級并行半閃爍式ADC的原理框圖。其轉(zhuǎn)換過程分為兩步：

第一步是粗化量化。先用并行方式進行高4位的轉(zhuǎn)換，作為轉(zhuǎn)換后的高4位輸出，同時再把數(shù)字輸出進行D/A轉(zhuǎn)換，恢復(fù)成模擬電壓。

第二步是進一步細化量化。把原輸入電壓與D/A 轉(zhuǎn)換器輸出的模擬電壓相減，其差值再進行低4全的A/D轉(zhuǎn)換。然后將上述兩級A/D轉(zhuǎn)換器的數(shù)字輸出并聯(lián)后作為總的輸出。這樣，在轉(zhuǎn)換速度上作出了一點犧牲，但解決了分辨率提高和元件數(shù)目刷增的矛盾。

逐次逼近型ADC

逐次逼近型ADC是應(yīng)用非常廣泛的模/數(shù)轉(zhuǎn)換方法，它由比較器、D/A轉(zhuǎn)換器、比較寄存器SAR、時鐘發(fā)生器以及控制邏輯電路組成，將采樣輸入信號與已知電壓不斷進行比較，然后轉(zhuǎn)換成二進制數(shù)。

其原理圖如圖3所示，首先將DAC的最高有效位MSB保存到SAR，接著將該值對應(yīng)的電壓與輸入電壓進行比較。比較器輸出被反饋到DAC，并在一次比較前對其進行修正。在邏輯控制電路和時鐘驅(qū)動下，SAR不斷進行比較和移位操作，直到完成LSB的轉(zhuǎn)換，此時所產(chǎn)生的 DAC輸出逼近輸入電壓的±1/2LSB。當每一位都確定后，轉(zhuǎn)換結(jié)果被鎖存到SAR并作為ADC輸出。

積分型ADC

積分型ADC又稱為雙斜率或多斜率ADC，是應(yīng)用比較廣泛的一類轉(zhuǎn)換器。它的基本原理是通過兩次積分將輸入的模擬電壓轉(zhuǎn)換成與其平均值成正比的時間間隔。與此同時，在此時間間隔內(nèi)利用計數(shù)器對時鐘脈沖進行計數(shù)，從而實現(xiàn)A/D轉(zhuǎn)換。其原理圖如圖4所示。其工作分為兩個階段，第一階段為采樣期;第二階段為比較期。通過兩次積分和計數(shù)器的計數(shù)可以得到模擬信號的數(shù)字值D=2nV1/VR，其中n為計數(shù)器的位數(shù)，V1為輸入電壓在固定時間間隔內(nèi)的平均值。

壓頻變換型ADC

前面所講到的并行比較ADC和逐次逼近型ADC均屬于直接轉(zhuǎn)換ADC，而積分型和下面所講到的壓頻變換型ADC則屬于間接ADC。壓頻變換型ADC是先將輸入模擬信號的電壓轉(zhuǎn)換成頻率與其成正比的脈沖信號，然后在固定的時間間隔內(nèi)對此脈沖信號進行計數(shù)，計數(shù)結(jié)果即為正比于輸入模擬電壓信號的數(shù)字量。從理論上講，這種ADC的分辨率可以無限增加，只要采用時間長到滿足輸出頻率分辨率要求的累積脈沖個數(shù)的寬度即可。其優(yōu)點是：精度高、價格較低、功耗較低。缺點是：類似于積分型ADC，其轉(zhuǎn)換速率受到限制，12位時為100～300SPS。

∑-Δ型ADC

與一般的ADC不同，∑-Δ型ADC不是直接根據(jù)抽樣第一個樣值的大小進行量化編碼，而根據(jù)前一量值與后一量值的差值即所謂的增量的大小來進行量化編碼。從某種意義講，它是根據(jù)信號波形的包絡(luò)線進行量化編碼的。∑-Δ型ADC由兩部分組成，第一部分為模擬∑-Δ調(diào)制器，第二部分為數(shù)字抽取濾波器，如圖5所示。∑-Δ調(diào)制器以極高的抽樣頻率對輸入模擬信號進行抽樣，并對兩個抽樣之間的差值進行低位量化，從而得到用低位數(shù)碼表示的數(shù)字信號即∑-Δ碼;然后將這種∑-Δ碼送給第二部分的數(shù)字抽取濾波器進行抽取濾波，從而得到高分辨率的線性脈沖編碼調(diào)制的數(shù)字信號。因此抽取濾波器實際上相當于一個碼型變換器。由于∑--△具有極高的抽樣速率，通常比奈奎斯特抽樣頻率高出許多倍，因此∑--△轉(zhuǎn)換器又稱為過抽樣A/D轉(zhuǎn)換器。

目前，∑--△型ADC分為四類：

(1)高速類ADC;

(2)調(diào)制解調(diào)器類ADC;

(3)編碼器類ADC;

(4)傳感器低頻測量ADC。

其中每一類∑--△型ADC又分為許多型號，給用戶帶來極大方便。

流水線型(Pipeline)ADC又稱為子區(qū)式ADC，它由若干級級聯(lián)電路組成，每一級包括一個采樣/保持放大器、一個低分辨率的ADC和DAC以及一個求和電路，其中求和電路還包括可提供增益的級間放大器?？焖倬_的n位轉(zhuǎn)換器分成兩段以上的子區(qū)(流水線)來完成。

首級電路的采樣/保持器對輸入信號取樣后先由一個m位分辨率粗A/D轉(zhuǎn)換器對輸入進行量化，接著用一個至少n位精度的乘積型數(shù)模轉(zhuǎn)換器(MDAC)產(chǎn)生一個對應(yīng)于量化結(jié)果的模/擬電平并送至求和電路，求和電路從輸入信號中扣除此模擬電平。并將差值精確放大某一固定增益后關(guān)交下一級電路處理。經(jīng)過各級這樣的處理后，最后由一個較高精度的K位細 A/D轉(zhuǎn)換器對殘余信號進行轉(zhuǎn)換。將上述各級粗、細A/D的輸出組合起來即構(gòu)成高精度的n位輸出。圖3所示為一個14位5級流水線型ADC的原理圖，圖7 所示為每級內(nèi)部結(jié)構(gòu)圖。

流水線型ADC必須滿足以下不等式以便糾正重疊錯誤：式中，1為級數(shù)，m為各級中ADC的粗分辨率，k為精細ADC的細分辨率，而 n是流水線ADC的總分辨率。流水線ADC不但簡化了電路設(shè)計，還具有如下優(yōu)點：每一級的冗余位優(yōu)化了重疊誤差的糾正，具有良好的線性和低失調(diào);每一級具有獨立的采樣/保持放大器，前一級電路的采樣/保持可以釋放出來用于處理下一次采樣，因此允許流水線各級同時對多個采樣進行處理，從而提高了信號的處理速度，典型的為 Tconv《100ns;功率消耗低;很水有比較器進入亞穩(wěn)態(tài)，從根本上消除了火花碼和氣泡，從而大大減少了ADC的誤差;多級轉(zhuǎn)換提高了ADC的分辨率。同時流水線型ADC也有一些缺點：復(fù)雜的基準電路和偏置結(jié)構(gòu);輸入信號必須穿過數(shù)級電路造成流水延遲;、同步所有輸出需要嚴格的鎖存定時;對工藝缺陷敏感，對印刷線路板更為敏感，它們會影響增益的線性、失調(diào)及其它參數(shù)。

模數(shù)轉(zhuǎn)換器的主要技術(shù)指標

分辨率

通常以輸出二進制或十進制數(shù)字的位數(shù)表示分辨率的高低，因為位數(shù)越多，量化單位越小，對輸入信號的分辨能力就越高。

例如：輸入模擬電壓的變化范圍為 0～5 V，輸出 8 位二進制數(shù)可以

分辨的最小模擬電壓為 5 V&TImes;2-8 =20 mV;而輸出 12 位二進制數(shù)可以

分辨的最小模擬電壓為 5 V&TImes;2-12≈1.22 mV。

轉(zhuǎn)換誤差

它是指在零點和滿度都校準以后，在整個轉(zhuǎn)換范圍內(nèi)，分別測量各個 數(shù)字量所對應(yīng)的模擬輸入電壓實測范圍與理論范圍之間的偏差，取其 中的最大偏差作為轉(zhuǎn)換誤差的指標。通常以相對誤差的形式出現(xiàn)，并 以 LSB 為單位表示。例如 ADC0801 的相對誤差為±¼ LSB。

轉(zhuǎn)換速度

完成一次模數(shù)轉(zhuǎn)換所需要的時間稱為轉(zhuǎn)換時間。大多數(shù)情況下，轉(zhuǎn)換 速度是轉(zhuǎn)換時間的倒數(shù)。

ADC 的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類型，并聯(lián)比較型 ADC 的轉(zhuǎn)換速度最高(轉(zhuǎn)換時間可小于 50 ns)，逐次逼近型 ADC 次之(轉(zhuǎn) 換時間在 10～100μs 之間)，雙積分型 ADC 轉(zhuǎn)換速度最低(轉(zhuǎn)換時 間在幾十毫秒至數(shù)百毫秒之間)。

選擇模數(shù)轉(zhuǎn)換器應(yīng)該注意的問題

不論是傳統(tǒng)型ADC還是表發(fā)展起來的ADC都有各自的優(yōu)缺點和適應(yīng)場合。在選用ADC時，不僅要考慮應(yīng)用的精度、速度等主要指標，還要考慮輸入信號的形式(單端或差動輸入)、輸入信號范圍、輸入通道類型和數(shù)量、工作電源、內(nèi)部基準、激勵源等多種具體功能上的差異，這些在選型上都是認真考慮的?，F(xiàn)代ADC制造商為用戶應(yīng)用考慮的越來越多，用戶在方案設(shè)計時一定要在器件選型上下一些功夫，針對實際應(yīng)用的具體要求盡量做到選型合理，這樣往往可以簡化設(shè)計、降低成本、提高性價比。