作者Email: ZYDZ2001-8@163.COM 輸變電系統(tǒng)中的容性設(shè)備的介質(zhì)損耗測量是整個輸變電系統(tǒng)絕緣監(jiān)測的一個重要組成部分,其相關(guān)技術(shù)也在飛速發(fā)展,檢測方法和原理有多種,比如過零時差比較、過零電壓比較、利用FFT(快速傅利葉變換)進行信號分析、小波形信號分析等等。由于FFT和小波形信號分析在介損測量中的應(yīng)用技術(shù)還不成熟,現(xiàn)場的實測數(shù)據(jù)也不理想。過零時差比較的方法是最早應(yīng)用在介損測量中的,在前端信號濾波效果很好的情況下,可以達到很高的精度和很高的分辨率。但由于電網(wǎng)中高次諧波、器件的溫漂等因素的影響,實測數(shù)據(jù)的誤差有時相當(dāng)大,目前過零時差比較的相位檢測精度一般只能達到2ˊ。實驗表明,實測的過零時差原始數(shù)據(jù)和容性設(shè)備介損的tgδ值并不嚴(yán)格成線性關(guān)系。 能不能通過改進軟件算法提高過零時差比較的相位檢測精度呢?實踐證明,合理的算法確實對提高過零時差比較的相位檢測精度有很大的幫助,實測數(shù)據(jù)接近西林電橋的檢測精度。對前端模擬信號利用模擬加數(shù)字相結(jié)合進行濾波,加之合理的軟件算法,在實際應(yīng)用中收到了良好的效果。 整個系統(tǒng)的前端信號采樣部分如下: 向量圖如下
由于過零時差比較檢測的原始數(shù)據(jù)和設(shè)備的實際介損值不成線性,可以嘗試用線性化近似代替,線性近似算法依據(jù)以下原理: 用CPLD器件EPM7160構(gòu)建24位計數(shù)器,以下VHDL代碼從略,外部時鐘選10M,最大計時間T=167.8ms,一個工頻周期為20ms,有充足的余量保證在一個工頻周期內(nèi)完成采樣而計數(shù)器不回零,這樣可以減少MCU的軟件開銷,相位分辨率接近0.1`,完全可滿足要求。一個完整的采樣周期是這樣的:CT信號經(jīng)由負(fù)變正過零觸發(fā),此時的上升沿將時間捕捉,接著PT信號經(jīng)由負(fù)變正過零觸發(fā),此時的上升沿將時間捕捉,然后停止計數(shù)器并發(fā)出中斷請求信號,MCU讀取時間值并計算時間差,連續(xù)采樣50次,取平均值。 假定介損處于上圖中n1點時的相位時差為90000(δ=10度),n2點時的相位時差為60000(δ=50度),n3點時的相位時差為30000(δ=80度),理想情況下電流超前電壓90度時相位時差為100000,即δ=0。在角度很小的情況下,介損tgδ值約等于弧度值。n1點的實際介損tgδ*100(%)=17.63。n2點的實際介損tgδ*100(%)=119.18,n3點的實際介損tgδ*100(%)=567.13。以下給出此功能函數(shù)的C51源程序: extern unsigned long int phase_data; file://相位時差采樣原始數(shù)據(jù) 為了便于說明,以上只是給出了一個簡單的模型,實際從0`到5400`的分割點要多得多。因容性設(shè)備的介質(zhì)損耗角(δ)達到60`時,此設(shè)備的介損已嚴(yán)重超標(biāo),必須更換,所以介質(zhì)損耗角在10度以上時檢測已無必要。以上所列出的一些數(shù)據(jù)和算法模型有條件的讀者可以自行驗證。 |